基于FPGA可實現的跳頻MSK信號實時截獲和識別的設計方案

采用MSK 調制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強等優點，在軍事通信中應用廣泛。如美軍現役的聯合戰術信息分發系統采用的通信信號，工作帶寬969~1 206 MHz，跳頻速率為70000 多跳/ s，單個頻點駐留時間約為13 s，信號持續時間* s，總共有51個間隔為3 MHz 的信道，碼速率為5 MHz。已知在該工作頻段內主要還存在單頻、窄帶調幅和線性調頻等信號。為了準確截獲并識別目標信號，針對此信號環境設計了一種MSK 信號檢測識別方法，并使用FPGA 進行了設計實現。

1? 算法設計

1.1? 寬帶跳頻信號實時檢測算法
用現代技術來實現寬帶數字化接收的一個實用的方法是通過信道化技術，實現信道化通常的方法是采用快速傅里葉變換（FFT）。利用FFT技術比用單個濾波器設計法更容易實現，因為FFT所需要的運算量更少。
某個由FFT運算輸出的頻率分量，可以看成輸入信號與某個脈沖函數的卷積。因此可以把FFT的每個輸出看成濾波器的脈沖響應函數與輸入信號的卷積。為了處理一個連續的輸入信號。必須在不同時刻對各段數據進行FFT處理。通常，起始點記為n = 0，數據段可以滑動M點，相應的FFT可以寫成：

數據重疊點數決定了時間分辨率和處理的最短脈寬，數據重疊率越高，則時間分辨率越高。
本設計中使用STFT 的方法實現一個粗測頻引導數字接收機，為覆蓋整個跳頻帶寬，采用700 MHz采樣率對目標信號進行采樣，粗測頻引導精度在1 MHz以內，因此FFT長度選擇為1 024 點，數據重疊率50%，保證時間分辨率在1 s 之內。
利用粗測頻接收單元的檢測結果去引導一個精測單元，可以對目標信號進行更為精確的測量和識別。精測單元采用數字正交下變頻的實現方法，數字本振頻率隨粗測引導結果而設置，變頻后的帶寬依據目標信號而確定。
1.2? MSK 信號識別算法
MSK 信號可以寫成：

基于FPGA可實現的跳頻MSK信號實時截獲和識別的設計方案

可知，MSK 信號經過平方運算后，含有2f L 和2fH兩個離散頻率分量，反映在FFT幅度譜上，在這2 個頻點上存在2 個明顯的譜峰，2 個譜峰的距離為1 個碼元速率，并且距離2 倍載頻處均為碼元速率的一半。這些特征是此頻段內其他信號不具備的，可以根據這些特征對MSK 進行有效的識別。因此，將經過正交下變頻的信號進行平方運算，確定信號出現后對其平方的結果進行FFT處理計算幅度譜，再對譜峰點進行分析即可完成MSK 信號的識別。

2? 算法的FPGA 實現

2.1? 算法實現
跳頻MSK 信號檢測識別的實現框圖如圖1 所示，采用FPGA 實現，包括短時傅里葉變換（STFT）粗測頻引導、數字正交下變頻、平方運算和幅度譜分析等主要模塊。STFT 粗測頻引導在寬帶條件下進行實時的信號檢測和頻率粗測，測量的結果引導數字正交下變頻模塊，對信號進行變頻、濾波和抽取，得到低采樣速率的零中頻數據，平方運算模塊對零中頻數據進行平方處理，在確定存在信號后，對平方運算模塊的輸出進行FFT運算得到信號的幅度譜，通過幅度譜分析模塊得到最終的識別結果。

一種跳頻MSK信號檢測算法及FPGA實現

2.2? 高速STFT 實現
為了覆蓋整個跳頻帶寬，中頻信號的采樣率設為700MHz，而FPGA 無法直接處理這樣高速率的數據，因此需要采用多路并行處理，即將中頻采樣信號分成4 路，每路175 MHz，這使得在FPGA 中運算成為可能。相應的FFT運算也需要多個運算模塊并行處理，這樣的代價便是增加了硬件資源消耗。數據接收及FFT處理的實現框圖如圖2 所示。

一種跳頻MSK信號檢測算法及FPGA實現

要實現50%的數據重疊處理，需要2 個圖2 所示的模塊，這樣粗測頻引導模塊就需要8 個1 024 點FFT運算單元，在FPGA 中使用FFT的IP 核實現。
完成FFT處理后需要進行幅度譜計算和譜峰提取，通過對譜峰的能量檢測進行是否存在信號的判斷，并根據譜峰位置得到粗測頻結果，以此引導正交下變頻模塊。
2.3? 數字正交下變頻的實現
數字正交下變頻模塊根據前面得到的引導信息，設置合適的數字本振頻率值，將信號搬移到零中頻，并對信號進行低通濾波和抽取，得到低采樣率的零中頻數據，以方便后續處理。數字正交下變頻采用基于多相抽取濾波器的多路并行結構，實現如圖3所示。

一種跳頻MSK信號檢測算法及FPGA實現

2.4? 信號識別的實現
信號識別的主要模塊是平方運算和信號的幅度譜分析。為了體現MSK 信號的特征，對經過正交下變頻得到的數據進行平方運算。如果直接對數據進行常規的平方處理，結果會產生零頻分量，對后續處理造成不利影響。為了消除這種影響，需要將正交的復數據進行坐標變換，轉變成幅度和相位的表示形式。這樣再進行平方運算時，保持幅度值不變，相位值變成原來的2 倍并經過相位解卷繞處理，最后再經過坐標反變換，得到經過平方運算的復數據。
坐標變換可采用計算器（CORDIC）運算IP 核實現，有利于節省硬件資源，提高運算效率。
幅度譜分析模塊通過粗測頻引導確定信號到來，對經過平方運算的零中頻數據進行FFT處理，得到信號的幅度譜。進行譜分析時按照如下步驟：
① 提取過檢測門限的譜峰點；
② 確定最大譜峰的位置；
③ 確定距離最大譜峰位置左右5 MHz 處是否存在與最大譜峰值相差不大的譜峰；
④ 檢測2 個譜峰連線的中點位置是否是2 倍的有效信道載頻頻點。
經過以上步驟，完成了MSK 信號的識別。

3? 試驗結果

為了驗證算法實現是否能正確截獲并識別MSK 目標信號，使用泰克公司的任意信號發生器AWG7122B 模擬產生了目標信號環境，并使用硬件平臺進行了接收測試，為了便于觀察計算結果，使用Xilinx 公司的在線邏輯分析儀軟件ChipScope 截取了FPGA 內部的運算數據和結果。
使用任意信號發生共設置了3 個信號，
信號1參數如下：
信號形式：脈沖；
信號時長： * s;
信號間隔： 13 s;
脈內調制：MSK;
碼元速率： 5 MHz;
信號2 的參數如下：
信號形式：單頻脈沖；
信號時長： 5 s;
信號間隔： 50 s;
信號3 的參數如下：
信號形式：脈沖；
信號時長： 8 s；
信號間隔： 300 s；
脈內調制：線性調頻；
帶寬： 1 MHz。
其中MSK 信號設置為脈沖間頻率跳變，跳頻點3 個，間隔30 MHz, 單頻脈沖信號跳頻點6 個，間隔10MHz, 線性調頻信號載頻固定。
在FPGA 中經過相應處理得到3 種信號的譜分析結果，應用ChipScope 軟件可在線獲得FPGA 內部數據，將數據導入MATLAB 處理后得到3 種信號的幅度譜圖，如圖4、圖5 和圖6 所示。