數據采集系統能實時采集生產過程中的各種數據、參數，成為獲取系統工作狀態、運行情況的非常重要的手段。近年來，各種應用領域對數據采集系統的性能提出了更加嚴格的要求：不但要求實現采集關鍵信息的功能，且對采集系統的抗干擾能力、無用信號的剔除能力提出了很高的要求。特別是在所采集信號被無用信號覆蓋或是采集系統工作在具有強干擾的環境下時，如何從采集的數據中提取有用信號，去除干擾信號是現如今數據采集系統的難點和研究的熱點。基于FPGA的FIR濾波器由于具有設計靈活、速度快、增益容易控制、穩定性好的優點，逐漸成為數字信號提取的一種非常重要的手段。利用其作為數據采集系統的前端信號處理，已經是高精度和抗干擾數據采集領域的很好的實現方案。

1 FIR 濾波器的簡介

有限脈沖響應FIR(Finite Impulse Response)濾波器由于其具有良好的線性相位和極高的穩定性，在數字信號處理領域得到了極為廣泛的運用。N階FIR濾波器基本系統函數如式(1)：

?

一次輸出要做N次乘法和N-1次加法，所以如果用串行結構來實現，當階數N較大時，系統的延時就會很大。如今的數字FIR濾波器大體上可以分為基于DSP的FIR濾波器和基于FPGA的FIR濾波器：基于DSP的FIR濾波器實現簡單，只需要幾條簡單的語句就可以實現，大量運用于數字信號處理過程中。但是由于DSP的運算是串行的，所以不可能設計出高階快速的FIR濾波器。基于FPGA的FIR濾波器是近幾年隨著FPGA資源的急速增長而發展出來的一種新型的FIR濾波實現方案[2]，它具有可配置性強，靈活多樣，速度快，穩定性高的優點，逐漸成為工業控制和航天領域中FIR濾波的首選實現方案。

2 系統實現方案

2.1 總體設計方案

系統采集的模擬信號是帶有很大噪聲和正弦信號的未解調的微弱電壓信號，系統實現框圖如圖2所示。

?

調節滑動變阻器, 將OPA2277的輸出電壓控制在0～5 V之內，雖然加入了一個簡單的有源RC低通濾波，但是信號有用成分仍然被噪聲和疊加的高頻正弦波所覆蓋。

放大后的電壓信號雖然幅值在0～5 V之內,但是淹沒在其中的關鍵信號卻仍然只有幾毫伏，如果用普通的低精度ADC進行模數轉換，由于ADC的轉換誤差正好和關鍵信號相差不大，使得轉換后的數字信號中引入了相對大的誤差。即使后續濾波，得到的也是疊加了誤差的關鍵信號，無法實現高精度采集并解調。因此采用TI公司的24位16通道串行高精度ADC芯片ADS1258進行模數轉換。電路圖如圖4所示。

ADC的主時鐘采用FPGA主時鐘分頻后的16 MHz方波信號，選擇AIN0～AIN9通道作為模擬信號輸入，內部采用自動掃描方式。ADC的控制端口都接到了FPGA的通用I/O口。 ADC內部寄存器配置數據從FPGA通過ADC的SPI口寫入。配置數據在SPI時鐘的上升沿寫入，轉換后的數據在SPI時鐘的下降沿讀出。內部寄存器配置情況如表1所示。

?

?

本系統的主控制器采用XILINX公司的SPARTAN3E系列的FPGA XC3S200E，這款芯片在資源上能滿足系統的要求，而且最重要的是在開發環境ISE 9.1以后的版本中，對于SPARTAN3E系列的芯片系統都自帶了功能強大的FIR濾波器IP核，這樣方便設計高速可靠、占用資源少的FIR濾波器。數據傳送到上位機使用CY7C68013，由于這方面的設計不是本系統的重點，因此不再累述。

2.3 系統程序設計

程序設計是本系統的關鍵所在，區別于以往系統的關鍵之處就是高精度ADC的使用和創新性的FIR濾波的引入,使得采集系統具備了超高精度和強抗干擾的能力。

ADS1258是一款多通道串行ADC，由于其控制方式是向其內部寄存器寫入一定配置數據來完成A/D轉換，所以其使用較為靈活。可配置的波特率及斬波功能也使器件的性能更加突出。器件控制流程如圖5所示。

?

ADC的讀寫時序特別重要，所以必須按照芯片資料將各個狀態之間轉換的延時控制好，既不影響轉換周期也能保證結果的正確。器件上電后的218個TCLK周期的延時必須保證，否則雖然芯片也能工作，能進行A/D轉換，但是寫寄存器命名無法使用，無法將系統需要的配置數據寫到各個寄存器。在系統開發的前期，由于忽略了這個長時間的復位時間，導致寫命令一直無法正確執行，后來加上復位延時后，ADC工作正常，寄存器數據能順利寫進去。每完成一次轉換，能從芯片SPI口讀出32位有效數據[3]，數據格式如表2所示。