針對傳統的FIR 濾波器的缺點，介紹了一種基于FPGA 乘法器的FIR 濾波器設計方法，該濾波器利用FPGA 自帶的18位乘法器MULT18 × 18SIO 進行乘法計算，利用寄存器對相乘結果進行累加，實現了FIR 濾波功能。該濾波器具有占用極少的資源、提高濾波速度和高速靈活性等優點。

　　在通信系統、航空航天系統、雷達系統、遙感遙測系統等工程技術領域，無論是在信號的獲取、傳輸，還是信號的處理和轉換都離不開濾波技術。由于FIR 濾波器具有嚴格的線性相位和在系統中具有穩定性，因此FIR 濾波技術具有廣泛的應用［1－4］。

　　1 FIR 低通濾波器整體設計

　　本文主要介紹的是FIR 低通濾波器，該FIR 低通濾波器主要由硬件電路和FPGA 程序組成。FIR 濾波器硬件電路主要由信號調理電路、AD 轉換電路、FPGA 控制電路、FT245RL 電路和上位機組成，其中FPGA 內部程序模塊包括AD 采集控制模塊、FIR 濾波器采樣模塊、MULT 18 ×18SIO 乘法器模塊、累加模塊、36 位數據拆分模塊、FIFO模塊和FT245 控制模塊。該濾波器主要功能是利用信號發生器產生特定頻率的正弦波，通過信號調理電路進行調理后經過12 位的AD 轉換器進行轉換輸出數字信號，FIR 濾波器采樣模塊工作在60 MHz 的時鐘內，并且以10 kHz 的采樣率對AD 輸出的數字信號進行采樣，采樣到的數字信號值連同FIR 濾波系數輸出到18 位乘法器模塊，經過乘法運算后進行累加，累加出來的是36 位數據，最終通過FT245 組成的USB 接口傳給上位機進行曲線顯示，所得結果即為濾波后的數據，系統組成原理如圖1 所示。

　　2 硬件電路設計

　　2. 1 AD 轉換器電路

　　本系統中對于輸入電壓的采樣率為10 kHz，因此采用了AD 公司的高性能逐次逼近型A/D 轉換芯片AD7492BRU－5，最大轉換速率為1. 25 ×10 次/s ，具有12位的并行數據輸出接口，并且具有三態功能，能夠滿足系統采樣要求。

　　由于AD7492BRU－5 的基準電壓為2. 5 V，而輸入的模擬信號范圍為0 ～5 V，因此在模擬信號進入AD 轉換器之前還需要對信號進行適當的調理，調理電路如圖2 所示。采用兩個10 kΩ 電阻對輸出的模擬信號進行分壓，使其范圍滿足A/D 轉換器的輸入要求，并通過電壓跟隨器進行輸出，信號不會失真。

　　2. 2 FT245 接口電路

　　本系統中FPGA 發送的濾波數據通過USB 接口回傳給上位機，上位機讀取USB 的數據，并對數據進行存盤。USB 接口電路采用FTDI 公司的FT245RL 作為USB 接口芯片實現上位機與FPGA 的數據通信。FT245RL 無需編寫固件程序，可以使用FTDI 公司提供的驅動程序，并且兼容USB1. 1 及USB2. 0 協議。USB 連接電路如圖3 所示，該電路中數據傳輸線接一個共模電感ACM－2012－900，當傳輸差分信號USBDM 和USBDP 上有共模干擾時，由于共模信號產生磁場疊加，在共模電感上形成高阻抗，從而達到濾除共模干擾的目的。USB 口接地端接一個磁珠，這樣連接可以更好地防止電源不穩對數據傳輸的干擾。USB 接口從FPGA 讀取數據，FPGA 內部只要判斷到FIFO 中產生半滿信號，就將數據傳輸到USB 接口，最終利用上位機進行讀取。

　　3 FIR 濾波器程序設計

　　本設計采用Xilinx 公司XC3S400 的FPGA 進行程序驗證，XC3S400 是高密度的可編程邏輯器件。它的主要特點包括具有最小5 ns 的引腳到引腳的邏輯時延，全局時鐘最高引腳最高輸入頻率為66 MHz，內核用1. 2 V 供電，I /O 口可設置在3. 3 V 工作。該器件具有豐富邏輯的資源，包括16 個MULT18 × 18SIO，可以進行大量的乘法運算［8］。

　　FIR 濾波器程序主要由采樣模塊、乘法器模塊、累加和模塊組成，采樣模塊功能是采集60 個采樣值、并把濾波系數輸出到乘法器與采樣值進行相乘。乘法器模塊主要功能是對60 個采樣值和60 個濾波系數進行相乘，所得的相乘結果輸入累加器。累加器就是將輸入的60 個結果進行累加，得到36 位的濾波結果［9－10］。

　　3. 1 采樣模塊

　　采樣模塊主要是對AD 轉換后輸出的值進行采樣，本設計中采樣率為10 kHz，也就是AD 的采樣率為10 kHz，而濾波器對AD 轉換后輸出的值的采樣率也是10 kHz，它們的實現在程序上是同步的。在AD 輸出模塊當中，每當數據轉換完成輸出時，會產生一個rdy 上升沿信號，采樣模塊接收并辨別rdy 上升沿信號后接收第一個數據，并把第一個濾波系數輸出到MULT18 × 18SIO 乘法器，同時給乘法器CLK 端產生一個上升沿信號，啟動乘法器進行相乘，相乘結果時間極短，所以可以實現高速相乘運算。