此外，在放大電路輸出端存在輸出負載電容(包括寄生電容)，與輸出電阻共同造成附加相移，這個附加相移的累加可能產生寄生振蕩，使放大器工作極不穩定。

基于以上2種因素，在沒有輸入信號進入放大電路時，放大器卻有輸出信號，這就表明系統產生了自激，必須消除。

3．3．2補償措施
在圖2所示的放大器電路設計中，通過在負反饋回路的電阻上并接補償電容C66，與輸入電阻一起補償附加的滯后相位，可以有效消除寄生振蕩川。同時，在放大電路輸出端串聯一個電阻R159，使負載電容與放大電路相隔離。通過采用適當的補償方法，解決了自激振蕩問題。

3．4建立比較器的外部滯回電壓
在基于FPGA的控制保護系統設計中，安全保護系統、報警系統、脈沖棒控制系統等子系統內部都含有閾值調節電路，對輸入的信號進行甄別，實現相應的定值保護、定值報警以及控制。而外部輸入的模擬信號中可能夾雜噪聲和干擾，使比較器在閾值附近出現重復翻轉，造成系統不穩定，抗干擾能力差。在實際設計中，采用集成放大器芯片構成遲滯比較器。

在圖3中，電阻R150、KWl、R152將輸出電壓的一部分反饋到比較器的同相輸入端，建立比較器的外部滯回電壓，可根據需求調節閾值。由于上、下門限電乎不重合，在識別高低電平時有較強的抗干擾能力。

4 利用軟件提高抗干擾能力

4．1 消除機械按鍵引起的抖動

在基于FPGA的控制保護系統設計中，每種子系統都有手動控制的按鈕、按鍵。在操作時，由于機械觸點的彈性及電壓突跳等原因，在觸點閉合或開啟的瞬間會出現電壓抖動，使得輸入信號中存在噪聲，如果不進行消抖處理，系統可能
將這些噪聲作為輸入信號采集進來，從而導致系統誤動作。

在控制保護系統設計中，采用FPGA設計了彈跳消除電路(圖4)。通過設計一個計數器，將按鍵使能信號key_pressed作為計數器的重置輸入key_pressed=0時，計數器開始對采樣脈沖計數。只有在采樣時間內（此處設置為10ms)連續計數達到足夠次數時認為按鍵按下（即key_pressed=0）有效，否則視為無效，計數器置0，重新對按鍵使能信號key_pressed進行采集、識別。這樣就可以將短時間內key_pressed=0的情況濾除掉，避免按鍵按下時產生的抖動效
應被系統采集，造成系統誤動作。

4．2 濾波技術

工作現場存在空調、電焊、電鉆等大功率干擾源。這些設備的啟動或停止瞬間，會產生浪涌電壓并伴有火花干擾，通過電源線進入設備。這些干擾僅靠電容無法消除。因此，在抗干擾設計中，使用了FPGA構建數字濾波電路的方法。

在基于FPGA的控制保護系統中，對輸入開關量信號的響應時間要求不高，采用了與前述彈跳消除電路相似的設計方法。設計一個計數器，目的是避免尖峰干擾效應使輸入信號signal_in發生不必要的變化，而造成重復統計輸入信號次數的結果。因此，將signal_in作為計數器的重置輸入，在有輸入信號(即signal_in=1)時，對采樣脈沖開始計數；只有在采樣時間內(此處設置為1μs)連續計數達到足夠次數時認為信號有效，否則視為無效。針對不同的尖峰干擾，可以設置不同的采樣時間，這樣就可以將signal_in在短時間內變為l的情況濾除掉，從而消除不穩定的尖峰干擾。

輸入信號signal_in上的尖峰干擾經過濾波后，得到了干凈的輸出信號signal_out，證實了加入濾波的數字電路可以有效提高系統的抗干擾性能，只有真實的輸入信號才能對設備產生影響。

但是，經過濾波后的信號響應時間比較長。如果系統對信號響應時間要求很高，這種軟件濾波的方法不再適用，這時采用底盤安裝插頭集成有電源濾波器的地線扼流圈FN329，可以有效減弱干擾源在電源3條線上的干擾，提高設備的抗干擾性能。

5 結論

電磁兼容性設計是保證系統安全穩定的重要指標。參照實際的電磁環境，采用了隔離、消噪、退耦、消除自激振蕩、建立遲滯回路、濾波等軟硬件相結合的技術途徑，選擇了噪聲容限高的電子器件，在不同程度上對不同的電磁干擾進行削弱，使基于FPGA的反應堆控制保護系統的抗干擾能力得到了較大提高，有利于保證反應堆的穩定可靠運行。