同步信息的構成除TOD低位外還包括前導序列、幀頭、網號、與慢跳結束時刻的時間差等，B組同步信息結構如下：

　　（2） 勤務同步幀結構

　　在數據跳中，偽隨機地插入了勤務跳，遲入網電臺可通過搜索這些位于數據跳中的勤務跳來完成入網。勤務跳頻的4個頻點和初始同步頻點一樣，根據TOD信息和密鑰隨機的選出，并且4個頻點均勻分布在整個跳頻頻帶內。勤務跳頻內的同步信息與初始同步信息結構基本一致，由保護時間、幀同步、網號、TOD組成，幀結構如下：

　　接收機在1000跳/s的數據接收狀態下根據勤務跳的同步信息不斷調整本地時鐘，以實現跳頻的跟蹤保持狀態。當發射機停止發數后，自動發送8跳結束標志信息，接收機收到結束標志信息后斷開基帶數據通路，以停止接收數據，并且迅速轉入慢跳搜索狀態。結束信息在每次松開PTT鍵后發送。

　　（3） 數據跳幀結構

　　數據跳幀格式如下：

　　由于以9.6 kbps的用戶速率傳送96字節數據需要80 ms時間，經過Rs編碼與交織等處理后，整包數據變為152字節。傳送152字節數據，使用1000跳/s的跳速，76個數據跳全部發送完畢。剩余的4 ms時間內插入4個頻點的勤務同步跳，共4跳，作為勤務同步和遲入網同步。因此本跳頻系統中設計了一個跳頻通信周期為80 ms，如表1所列。

　　表1 各時鐘關系

　　一個通信周期為80 ms，每1 ms容納32個基帶位（基帶速率為32 kbps）。

　　發端在按下PTT（Push To Talk）鍵時先發送一組同步頭，用來傳送初始同步信息［10］，然后再發送語音信息。初始同步信息由初始同步頻率進行發送，根據發送的初始同步信息，初始同步頻率分成兩組，每組有4個同步頻率組成，為了提高同步的抗干擾性能，同步的頻率是隨著時間的變化而更新的。第一組頻率為f1、f2、f3、f4，每隔100個通信周期換掉一個同步頻率，用于傳送A組初始同步信息，傳送完A組同步信息后插入兩跳偽隨機跳頻（f9，f10）。第二組頻率為f5、f6、f7、f8，也是每隔100個通信周期換掉一個同步頻率，用于傳送B組初始同步信息，傳送完B組同步信息后插入兩跳偽隨機跳頻（f11，f12）。每次按下PTT鍵，發送32跳的初始同步信息，其發送格式如圖5所示。

　　圖5 初始同步信息發送

　　正常跳頻通信時在語音跳中間加傳勤務同步跳，每800跳為一個通信循環，每80跳為一通信周期，每個通信周期傳4跳（f1，f2，f3，f4）勤務同步信息發送。

　　結語

　　基于FPGA的跳頻通信接收系統與常規跳頻通信接收系統相比，該系統具有靈活性強、可靠性高、開發周期短和費用低等優點，可廣泛應用于通信領域。在測試過程中發現本文設計的系統滿足性能要求：4.8 kbps以下業務跳頻同步時間小于6 s，4.8 kbps以上業務跳頻同步時間小于0.6 s。