該文通過(guò)對(duì)低密度校驗(yàn)（LDPC）碼的編譯碼過(guò)程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少了硬件資源的消耗量。該方法適合于采用校驗(yàn)矩陣進(jìn)行編碼和譯碼的情況，不僅適用于全并行的編譯碼器結(jié)構(gòu)，同時(shí)也適用于目前廣泛采用的部分并行結(jié)構(gòu)，且能夠使用和積、最小和等多種譯碼算法。采用該方法對(duì)兩組不同的LDPC 碼進(jìn)行部分并行結(jié)構(gòu)的編譯碼器聯(lián)合設(shè)計(jì)，在Xilinx XC4VLX80 FPGA 上的實(shí)現(xiàn)結(jié)果表明，設(shè)計(jì)得到的編碼器和譯碼器可并行工作，且僅占用略多于單個(gè)譯碼器的硬件資源，提出的設(shè)計(jì)方法能夠在不降低吞吐量的同時(shí)有效減少系統(tǒng)對(duì)硬件資源的需求。

　　1 引言

　　在數(shù)字通信系統(tǒng)中，采用前向糾錯(cuò)編碼（FEC）技術(shù)可大幅提高數(shù)據(jù)傳輸?shù)目煽啃浴Ｆ渲校琇DPC碼憑借其優(yōu)異的糾錯(cuò)性能、較低的譯碼復(fù)雜度和可并行實(shí)現(xiàn)的譯碼結(jié)構(gòu)，已被數(shù)字衛(wèi)星廣播（DVBS2）、無(wú)線局域網(wǎng)（WLAN）和全球微波互聯(lián)接入（WIMAX）等多個(gè)通信標(biāo)準(zhǔn)采納。

　　如何在大規(guī)模集成電路上實(shí)現(xiàn)高速的LDPC 編譯碼器一直是LDPC 碼應(yīng)用研究的一個(gè)焦點(diǎn)。理論上，可根據(jù)二部圖中的所有節(jié)點(diǎn)及邊線實(shí)現(xiàn)全并行結(jié)構(gòu)的LDPC 碼譯碼器，但隨著碼長(zhǎng)的增長(zhǎng)，過(guò)高的布線復(fù)雜度及龐大的資源需求量將導(dǎo)致全并行結(jié)構(gòu)的譯碼器難以實(shí)現(xiàn)。采用串行結(jié)構(gòu)雖然可以減少硬件資源的消耗量，但譯碼器所需的存儲(chǔ)空間會(huì)隨著碼長(zhǎng)的增長(zhǎng)而迅速增加，并且其較低的譯碼吞吐量通常不能滿足實(shí)際應(yīng)用的需求。2001 年Kou 等人［1］提出了準(zhǔn)循環(huán)結(jié)構(gòu)的LDPC 碼，由于其校驗(yàn)矩陣的準(zhǔn)循環(huán)特性，譯碼器可以采用部分并行結(jié)構(gòu)進(jìn)

　　行實(shí)現(xiàn)，從而使得基于長(zhǎng)碼的高吞吐量LDPC 碼譯碼器得以實(shí)用化。現(xiàn)階段部分并行結(jié)構(gòu)QC-LDPC譯碼器實(shí)現(xiàn)的研究工作已全面展開(kāi)，文獻(xiàn)［2-8］給出了幾種有效的基于FPGA的譯碼器實(shí)現(xiàn)方法。在編碼器的實(shí)現(xiàn)上，如果直接采用生成矩陣編碼，那么算法復(fù)雜度將隨著碼長(zhǎng)的增加以平方速度遞增，2001 年Richardson 等人［9］提出了一種簡(jiǎn)化的編碼算法，但其所需的存儲(chǔ)和運(yùn)算量依然過(guò)于龐大。此后，學(xué)者們提出了一些結(jié)構(gòu)化的編碼方法，其中一種是設(shè)計(jì)生成矩陣也具備準(zhǔn)循環(huán)性質(zhì)的LDPC 碼，利用生成矩陣進(jìn)行編碼，文獻(xiàn)［10］給出了該方法的編碼電路；另一種方法是采用特殊結(jié)構(gòu)的準(zhǔn)循環(huán)校驗(yàn)矩陣進(jìn)行編碼，例如IEEE 802.16e （WiMAX），IEEE 802.11n（WLAN）等標(biāo)準(zhǔn)采用了一種雙對(duì)角結(jié)構(gòu)的準(zhǔn)循環(huán)校驗(yàn)矩陣進(jìn)行編碼，針對(duì)該結(jié)構(gòu)，文獻(xiàn)［11］提出了一種快速遞歸編碼算法及該算法的并行硬件實(shí)現(xiàn)架構(gòu)。但現(xiàn)有的LDPC 碼編譯碼器設(shè)計(jì)方法都只針對(duì)編碼器或譯碼器單獨(dú)設(shè)計(jì)，并各自優(yōu)化其吞吐量和FPGA資源，而實(shí)際的應(yīng)用系統(tǒng)多數(shù)屬于全雙工通信系統(tǒng)，系統(tǒng)需要編碼器和譯碼器兩者同時(shí)工作，采用分離式設(shè)計(jì)將使得編碼器和譯碼器的硬件資源無(wú)法得到有效復(fù)用，導(dǎo)致FPGA資源的利用率不高。

　　本文針對(duì)IEEE 802.16e， IEEE 802.11n 等標(biāo)準(zhǔn)建議的LDPC 碼，提出了一種編碼器與譯碼器聯(lián)合設(shè)計(jì)方法，該方法使得編碼器能夠利用譯碼器在垂直運(yùn)算時(shí)閑置的校驗(yàn)計(jì)算電路進(jìn)行編碼。提出的實(shí)現(xiàn)結(jié)構(gòu)中，待編碼數(shù)據(jù)、待譯碼數(shù)據(jù)和譯碼碼字共用相同的存儲(chǔ)塊，編譯碼器的各處理單元共享同一組地址信息，有效減少了編譯碼系統(tǒng)對(duì)硬件資源的需求。

　　2 基于H 矩陣的LDPC 編碼

　　個(gè)矩陣與向量相乘的結(jié)果相加，且共有mb 個(gè)bi 向量需要求解，即便由于矩陣的結(jié)構(gòu)特性使得矩陣乘法可以使用向量的循環(huán)移位代替，其計(jì)算量仍然較大。而其它式子均為2~3 個(gè)向量的加和，其計(jì)算量實(shí)際較少，因此整個(gè)編碼器的計(jì)算復(fù)雜度主要集中于式（2）。通過(guò)對(duì)式（2）分析可知，bi 實(shí)際由H 矩陣每行對(duì)應(yīng)位為1 的各信息位相加得到，顯然，如果將碼字序列的校驗(yàn)位部分全部置零后利用H 矩陣求解其伴隨式，那么得到的伴隨式與bi 等效。因此可以利用系統(tǒng)中現(xiàn)存且閑置的校驗(yàn)計(jì)算電路，通過(guò)把校驗(yàn)位置零后計(jì)算伴隨式的方法將其復(fù)用到對(duì)信息位的編碼上。本文的編譯碼器資源復(fù)用方案即利用了這種校驗(yàn)計(jì)算電路編碼的思想進(jìn)行設(shè)計(jì)。