每個FPGA芯片(FPGA)是由有限個帶有可編程連接預定義資源組成。這些互連資源通過LabVIEW FPGA模塊實現用戶設計的數字電路。用戶創建FPGA VI時設計一個電路示意圖，以說明FPGA邏輯塊的連接方式。編譯VI時編譯工具將FPGA VI轉換為FPGA電路。

注： 本主題包含底層FPGA的實現概述。理解上述概念并非為入門LabVIEW FPGA模塊的必需要求，但對于用戶創建更為有效的FPGA VI可能有所幫助。

下圖為邏輯塊、I/O塊和FPGA上可編程連線間的關系示意圖。

設計FPGA應用時，下列FPGA規范為重要的考慮因素。
.可配置的邏輯塊數量
.固定函數邏輯塊的數量（例如，乘法器）
.存儲器資源的大小（例如，嵌入式塊RAM）
關于FPGA基礎的更多信息，見。

觸發器、LUT和邏輯片

邏輯資源為FPGA上可執行邏輯函數的資源。邏輯資源被組合在片內，以創建可配置邏輯塊。每個邏輯片包含一組LUT、觸發器和多路復用器。每個LUT是硬接線在FPGA上的邏輯門的集合，UT是存儲每個輸入組合的預定義輸出列表的邏輯塊，因此能夠快速獲取邏輯操作的輸出。觸發器是由能夠實現2個穩態并以單個位表示的電路組成。多路復用器（通常稱為MUX）為在兩個或更多輸入端進行選擇并輸出選中輸入端的電路。

不同的FPGA系列執行邏輯片和LUT的方式不同。例如，Virtex-II FPGA上的邏輯片帶有兩個LUT和兩個觸發器。Virtex-5 FPGA上的邏輯片帶有四個LUT和四個觸發器。此外，LUT的輸入端數量通常為2至6個，實際數量取決于FPGA系列。

寄存器

寄存器是存儲位模式的一組觸發器。FPGA上的寄存器帶有時鐘、輸入數據、輸出數據和啟用信號端口。在每個時鐘周期內，輸入數據被觸發且存儲在內部，然后更新輸出數據為與內部存儲數據匹配的值。FPGA VI使用寄存器執行下列函數：
.在循環計數間保持狀態
.I/O同步
.時鐘域間的握手數據
.流水線
.與主控VI通信
寄存器是了解FPGA VI的定時考慮因素的重要概念。

塊RAM

塊RAM或塊存儲器是嵌入在FPGA上用于存儲數據的RAM。通常，LabVIEW使用塊存儲器實現存儲器和FIFO函數。 用戶可指定LabVIEW分別使用FIFO屬性和存儲器屬性對話框實現FIFO和存儲器項。