編碼和調(diào)制是無(wú)線(xiàn)通信技術(shù)中最核心最深?yuàn)W的部分，極化碼（polar code）是由土耳其畢爾肯大學(xué)（bilkent）Erdal Arikan教授于2008年首次提出，其論文從理論上第一次嚴(yán)格證明了在二進(jìn)制輸入對(duì)稱(chēng)離散無(wú)記憶信道下，極化碼可以“達(dá)到”香農(nóng)容量，并且有著低的編碼和譯碼復(fù)雜度。
2016-11-21 18:10:30
17148 BCD碼的硬件實(shí)現(xiàn)，采用左移加3的算法，具體描述如下：（此處以8-bit 二進(jìn)制碼為例） 1、左移要轉(zhuǎn)換的二進(jìn)制碼1位2、左移之后，BCD碼分別置于百位、十位、個(gè)位3、如果移位后所在的BCD碼列大于或
2017-05-11 16:21:02
BP算法、最小和算法、Offset最小和算法、改進(jìn)的譯碼，如何用vs編碼實(shí)現(xiàn)
2017-05-08 22:01:02
【作者】：申睿;鄧運(yùn)松;向波;陳赟;曾曉洋;【來(lái)源】：《小型微型計(jì)算機(jī)系統(tǒng)》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構(gòu).該架構(gòu)采用一種特殊的綁定結(jié)構(gòu)和一個(gè)可配置的循環(huán)移位網(wǎng)
2010-04-24 09:26:56
的不足，同時(shí)也方便在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中增加一些其他相關(guān)的應(yīng)用功能，因此在FPGA中實(shí)現(xiàn)CVSD語(yǔ)音編譯碼調(diào)制功能的前景將是非常廣闊的。這里將詳細(xì)介紹什么是CVSD？其算法分析如何在FPGA中實(shí)現(xiàn)？
2019-08-07 07:04:27
什么是Turbo碼的迭代譯碼算法？Turbo 碼獲得優(yōu)異性能的第二個(gè)重要因素是應(yīng)用了基于最大后驗(yàn)概率準(zhǔn)則 (MAP) 的迭代譯碼算法。當(dāng)前Turbo譯碼算法有哪些？（1） 標(biāo)準(zhǔn)算法(MAP)它對(duì)
2008-05-30 16:24:49
提高。這種級(jí)聯(lián)碼結(jié)構(gòu)最早于80 年代被美國(guó)宇航局NASA 加入深空遙測(cè)信號(hào)的傳輸協(xié)議，目前在視頻通信中廣為應(yīng)用。道有少量隨機(jī)錯(cuò)誤時(shí)，通過(guò)內(nèi)碼就可以糾正；如信道的突發(fā)錯(cuò)誤超出內(nèi)碼的譯碼能力，則由外碼來(lái)糾正
2008-05-30 16:16:10
什么是硬判決和軟判決Viterbi 譯碼算法 ？接收到的符號(hào)首先經(jīng)過(guò)解調(diào)器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱(chēng)為硬判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。我們選擇似然概率P
2008-05-30 16:11:37
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門(mén)限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點(diǎn)。
2019-11-01 08:05:38
。另外由于旋轉(zhuǎn)因子需要進(jìn)行0°、-90°或+90°三種預(yù)旋轉(zhuǎn)，所以預(yù)旋轉(zhuǎn)還要分配兩位二進(jìn)制數(shù)，這樣存儲(chǔ)旋轉(zhuǎn)系數(shù)的ROM就為18位的ROM。改進(jìn)的CORDIC算法結(jié)構(gòu)如圖1所示，所有旋轉(zhuǎn)因子所對(duì)應(yīng)
2011-07-11 21:32:29
。1 適用于圖像分割的改進(jìn)遺傳算法1.1 算法的基本原理1.1.1 編 碼 基于坐標(biāo)位置的閾值分割法(閾值曲面方法)具有抗噪聲能力強(qiáng)的特點(diǎn),對(duì)一些用單閾值分割法不易
2009-09-19 09:36:47
糾錯(cuò)方法,廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信中。V iterbi譯碼算法是用于卷積碼譯碼的一種最大似然算法,采用迭代譯碼原理。為提高譯碼性能,Hagenauer提出了軟判決V iterbi算法(SOVA),該算法序列檢測(cè)的概率最大,比硬判決提高2.2 dB。早全文下載
2010-04-26 16:08:39
一種在FPGA中實(shí)現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(gè)(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗(yàn)證該算法，在Xilinx的XC3S500E芯片上實(shí)現(xiàn)了該譯碼器，最后對(duì)其性能做了分析。 關(guān)鍵詞： OFDM；Viterbi譯碼；軟判決；FPGA
2009-09-19 09:41:24
本文通過(guò)對(duì)長(zhǎng)BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國(guó)的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
Turbo碼自1993年提出以來(lái)[1]，由于其接近香農(nóng)極限的優(yōu)異譯碼性能，一直成為編碼界研究的熱點(diǎn)。近年來(lái)，用戶(hù)對(duì)通信質(zhì)量的要求越來(lái)越高，學(xué)者們已將研究重點(diǎn)從理論分析轉(zhuǎn)移到Turbo碼的實(shí)用化上來(lái)
2019-08-22 07:28:46
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編譯碼的原理是什么？如何對(duì)編譯碼算法進(jìn)行仿真測(cè)試？
2021-04-28 06:54:22
在做HDB3碼編譯碼器的實(shí)驗(yàn)，查到資料說(shuō)FPGA只能處理單極性碼，而HDB3碼是雙極性碼。想請(qǐng)教下是所有的FPGA的芯片都只能處理單極性碼么？如果是的，那么想處理雙極性碼的話(huà)要加什么樣的輔助電路才能用FPGA處理雙極性碼？
2016-09-14 16:31:36
數(shù)字圖像處理原理是什么？簡(jiǎn)單Ferret算法原理是什么？改進(jìn)的Ferret算法原理有哪些步驟？改進(jìn)的Ferret算法和目前常用的測(cè)量算法有哪些不同？
2021-04-15 06:58:37
不規(guī)則重復(fù)累計(jì)碼BP譯碼算法具有接近Shannon限優(yōu)越性能，但具有較高的復(fù)雜度。為了降低復(fù)雜度，提出了IRA碼最小和算法和曲線(xiàn)折線(xiàn)化算法。最小和算法具有簡(jiǎn)單、容易實(shí)現(xiàn)的特
2008-11-20 12:12:20
9 針對(duì)LDPC碼與RS碼的串行級(jí)聯(lián)結(jié)構(gòu)，提出了一種基于Chase的聯(lián)合迭代譯碼方法。軟入軟出的RS譯碼器與LDPC譯碼器之間經(jīng)過(guò)多次信息傳遞，性能可以逼近最大似然譯碼。模擬結(jié)果顯示：
2009-05-12 21:47:2522 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長(zhǎng)為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 快速相關(guān)攻擊是一種重要的序列密碼分析方法。該文提出一種基于卷積碼的序列譯碼的快速相關(guān)攻擊算法,首先利用特殊的校驗(yàn)方程將線(xiàn)性分組碼轉(zhuǎn)化為低碼率卷積碼,然后用卷積碼的
2009-06-17 07:47:4815 面向IEEE 802.16e 中 LDPC 碼，分析了各種譯碼算法的譯碼性能，歸一化最小（NMS）算法具備較高譯碼性能和實(shí)現(xiàn)復(fù)雜度低的特點(diǎn)。提出一種基于部分并行方式的LDPC 譯碼器結(jié)構(gòu)，可以滿(mǎn)
2009-08-05 08:46:5924 RS 碼以其強(qiáng)大的糾正隨機(jī)錯(cuò)誤和突發(fā)錯(cuò)誤的能力，被廣泛地應(yīng)用于各種數(shù)字通信系統(tǒng)中，本文首先敘述了RS 碼譯碼的基本原理，給出了實(shí)現(xiàn)RS 碼軟判決譯碼的方法和用DSP 實(shí)現(xiàn)譯碼的
2009-08-19 10:26:0722 文章首先介紹了Turbo 碼的編碼結(jié)構(gòu)和用于Turbo 碼迭代譯碼的最大后驗(yàn)概率譯碼算法；然后提出了在幾種不同方案下Turbo 碼的信息隱藏技術(shù)，對(duì)隱藏信息前后的譯碼效果進(jìn)行了理論分
2009-08-24 10:00:0814 VSPC-LDPC串行級(jí)聯(lián)碼的結(jié)構(gòu)與性能分析:提出了一種基于LDPC碼和縱向單奇偶校驗(yàn)(VSPC)乘積碼的級(jí)聯(lián)編碼方法。該方法利用LDPC碼能否成功地譯碼的判定信息以取代常規(guī)乘積碼中的橫向校
2009-10-20 18:01:3215 基于可靠性更新的低復(fù)雜度B譯碼算法:基于部分符號(hào)更新策略的BP (Belief Propagation)譯碼算法減少了LDPC (Low-Density Parity-Check)碼的譯碼運(yùn)算量，提高了譯碼效率。然而在其譯碼過(guò)程中，由
2009-10-29 13:09:2116 該文結(jié)合雙向M-BCJR 算法，提出了一種用于頻率選擇性信道條件下的V-BLAST 系統(tǒng)的改進(jìn)迭代譯碼算法。該算法通過(guò)改進(jìn)度量函數(shù)與引入Kullback-Leibler 距離計(jì)算進(jìn)行雙向搜索的方法，在保
2009-11-17 13:58:5312 本文以CCSDS 推薦的7/8 碼率LDPC 碼為例，提出了一種適于高碼率LDPC 碼譯碼器的硬件結(jié)構(gòu)優(yōu)化方法。高碼率的LDPC 碼通常也伴隨著行重與列重的比例較高的問(wèn)題。本方法是在拆分校驗(yàn)矩
2009-11-25 15:21:2526 該文從譯碼速率、硬件實(shí)現(xiàn)的復(fù)雜度和誤碼率3 個(gè)方面對(duì)比研究了兩種典型的高速譯碼算法：Turbo 型和積算法與并行加權(quán)比特翻轉(zhuǎn)算法。以準(zhǔn)循環(huán)LDPC 碼為對(duì)象，給出了Turbo 型和積算
2009-11-25 15:26:589 Turbo 碼的工程應(yīng)用與實(shí)現(xiàn)是近年來(lái)研究工作的熱點(diǎn)。Turbo 碼采用反饋迭代譯碼結(jié)構(gòu)，成員譯碼器使用最大后驗(yàn)概率(MAP)譯碼算法譯碼，由于MAP 算法含有大量的指數(shù)運(yùn)算與對(duì)數(shù)運(yùn)算，
2009-11-27 15:15:317 本文探討了無(wú)線(xiàn)通信中廣泛涉及的差錯(cuò)控制問(wèn)題，介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼，及其高速Viterbi 譯碼的實(shí)現(xiàn)方案，對(duì)譯碼的各個(gè)組成部分作了分析，并在FP
2010-01-06 15:06:5913 規(guī)則LDPC碼的密度進(jìn)化方法及其高斯近似:密度進(jìn)化方法是分析現(xiàn)代高效糾錯(cuò)編譯碼漸進(jìn)性能的新方法。在簡(jiǎn)要闡述LDPC碼及其和積算法的基礎(chǔ)上，較系統(tǒng)的論述了密度進(jìn)化方法的基本
2010-01-12 18:55:0918 文章分析了Turbo 碼的MAP 類(lèi)譯碼算法后，針對(duì)傳統(tǒng)Log—MAP 譯碼算法的特性，提出了一種改進(jìn)的Log—MAP 譯碼算法。仿真結(jié)果表明，新的算法在降低譯碼復(fù)雜度的同時(shí)較好地保持了譯
2010-01-15 11:51:4713 針對(duì)分組Turbo 碼自適應(yīng)Chase 譯碼算法存在的缺陷，該文提出自適應(yīng)量化測(cè)試序列數(shù)的分組Turbo 碼譯碼算法。該方法以測(cè)試序列數(shù)C 為研究對(duì)象，依出錯(cuò)概率大小選擇錯(cuò)誤圖樣，并利用
2010-02-10 12:15:523 IRA碼的譯碼通常是利用BP譯碼算法來(lái)實(shí)現(xiàn)的，但是BP譯碼算法的硬件電路復(fù)雜。為了讓譯碼算法在復(fù)雜度和譯碼性能之間取得較好的折衷，提出一種改進(jìn)型IRA譯碼算法，該算法采用偏
2010-07-05 16:23:5621 本文探討了無(wú)線(xiàn)通信中廣泛涉及的差錯(cuò)控制問(wèn)題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對(duì)譯碼的各個(gè)組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 對(duì)光碼分多址（OCDMA）的誤碼特性和卷積碼進(jìn)行研究，根據(jù)兩者的特點(diǎn)提出了一種新的基于OCDMA多址干擾信道模型的卷積碼譯碼方法。針對(duì)這種新型卷積碼譯碼方法的抗誤碼性和譯
2010-08-26 16:40:2217 針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng)，平衡譯碼性
2010-11-11 16:07:5926 LDPC編譯碼LDPC碼是一種線(xiàn)性分組奇偶校驗(yàn)碼，它采用基于因子圖的置信傳播(Belief Propagation，BP)迭代譯碼算法進(jìn)行譯碼。其性能接近Turbo碼，不規(guī)則LDPC碼甚至超過(guò)Tur
2009-03-01 17:36:052334 
摘要：提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法；利用FPGA芯片實(shí)現(xiàn)了GF（2 8）上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案，滿(mǎn)足了高速
2009-06-20 14:19:331136 
Viterbi譯碼原理
Viterbi譯碼算法（簡(jiǎn)稱(chēng)VA算法）是由Viterbi在1967年首先提出的，它是一種針對(duì)卷積碼的最大似然譯碼算法。他不是在網(wǎng)格
2009-11-13 18:50:347893 
卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長(zhǎng)度為n，每個(gè)碼組的（
2010-03-18 14:09:212453 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turb
2010-11-25 10:10:262375 
針對(duì)低密度奇偶校驗(yàn)(LDPC)譯碼算法性能低的問(wèn)題，提出一種基于最小和的高效譯碼算法。該算法從概率的角度分析消息的傳遞過(guò)程中校驗(yàn)節(jié)點(diǎn)的更新過(guò)程，得到近似的最小和算法等式，
2011-05-18 18:54:200 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過(guò)對(duì)這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 本文設(shè)計(jì)實(shí)現(xiàn)了一種支持WIMAX標(biāo)準(zhǔn)的碼長(zhǎng)、碼率可配置LDPC碼譯碼器，通過(guò)設(shè)計(jì)一種基于串行工作模式的運(yùn)算單元，實(shí)現(xiàn)了對(duì)該標(biāo)準(zhǔn)中所有碼率的支持
2011-06-08 09:52:172537 
本文設(shè)計(jì)的譯碼器，利用Tail-biting卷積碼的循環(huán)特性，采用固定延遲的算法與維特比算法結(jié)合,在FPGA上實(shí)現(xiàn)和驗(yàn)證，能達(dá)到135.78 MHz時(shí)鐘
2011-08-05 11:57:375423 
提出了一種新的動(dòng)態(tài)補(bǔ)償最小和譯碼算法，并將本算法和修正最小和譯碼算法進(jìn)行了性能比較。仿真結(jié)果顯示，動(dòng)態(tài)補(bǔ)償最小和譯碼雖然算法迭代的收斂速度有所減慢，但具有比修正最
2011-10-08 15:05:3327 卷積碼是深度空間通信系統(tǒng)和無(wú)線(xiàn)通信系統(tǒng)中常用的一種差錯(cuò)控制編碼。它克服了分組碼由于以碼塊為單位編譯碼而使分組間的相關(guān)信息丟失的缺點(diǎn)。（2，1，8）卷積碼在2G、3G通信系統(tǒng)
2011-10-12 15:05:591966 
針對(duì)Turbo乘積碼（TPC）譯碼復(fù)雜度高、運(yùn)算量大的缺點(diǎn)，分析了一種改進(jìn)的TPC譯碼算法。該算法以Chase迭代算法為基礎(chǔ)，通過(guò)對(duì)錯(cuò)誤圖樣重新排序產(chǎn)生新的測(cè)試序列，其伴隨式可從前次伴
2011-12-05 14:07:5520 利用ME算法實(shí)現(xiàn)結(jié)構(gòu)設(shè)計(jì)了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結(jié)果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時(shí)鐘達(dá)210 MHz,可滿(mǎn)足數(shù)據(jù)速率1.68 Gb
2011-12-15 17:23:2828 在描述置信傳播(BP)譯碼算法基礎(chǔ)上， 研究和分析了兩種降低復(fù)雜度的譯碼算法。Min．Sum 算法主要討論了簡(jiǎn)化校驗(yàn)節(jié)點(diǎn)的消息更新運(yùn)算，并應(yīng)用密度進(jìn)化方法對(duì)此算法進(jìn)行極限性能分析
2012-03-31 15:22:037 針對(duì)傳統(tǒng)的Max-Log-Map譯碼算法時(shí)效性差、存儲(chǔ)空間開(kāi)銷(xiāo)大的特點(diǎn)，本文對(duì)傳統(tǒng)的Max-Log-Map譯碼算法進(jìn)行了改進(jìn)。改進(jìn)的算法對(duì)前、后向度量使用了蝶形結(jié)構(gòu)圖，便于DSP實(shí)現(xiàn)；將原始幀均分
2012-07-27 17:55:1642 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無(wú)逆BM迭代譯碼算法，錢(qián)搜索算法和Forney算法。采用了三級(jí)流水線(xiàn)結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 香農(nóng)的學(xué)生Gallager首次提出了LDPC碼的概念和完整的譯碼方法，目前LDPC碼正向著高速高增益的方向發(fā)展。文中針對(duì)目前對(duì)高速LDPC碼譯碼技術(shù)的迫切需求，以CCSDS標(biāo)準(zhǔn)近地通信（8176，7154）
2013-07-26 11:17:000 活躍。對(duì)人工魚(yú)群算法改進(jìn)方法進(jìn)行了論述，從自身改進(jìn)和與其他算法融合兩個(gè)大方向進(jìn)行評(píng)述，為后續(xù)改進(jìn)型人工魚(yú)群算法的研究提供了理論基礎(chǔ)。
2016-01-04 17:13:4912 低密度奇偶校驗(yàn)碼（LDPC碼）譯碼主要包括基于硬判決和基于軟判決的譯碼。文章對(duì)這兩種譯碼方法中的典型算法（BF算法和BP算法）和一種改進(jìn)的對(duì)數(shù)域算法（APP-LLR算法）進(jìn)行了仿真研究；比較并分析了
2016-01-04 17:13:4913 基于FPGA的RS碼電路設(shè)計(jì)，編碼譯碼原理。
2016-03-30 16:32:422 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 基于遺傳算法的信源信道聯(lián)合譯碼方法，有需要的下來(lái)看看
2016-07-20 16:51:513 實(shí)時(shí)圖像增強(qiáng)算法改進(jìn)及FPGA實(shí)現(xiàn)，下來(lái)看看
2016-09-17 07:28:2415 一種基于改進(jìn)線(xiàn)性規(guī)劃的LDPC碼混合譯碼算法_陳紫強(qiáng)
2017-01-07 16:52:060 改進(jìn)的MIMO系統(tǒng)球譯碼檢測(cè)算法_仵丹
2017-03-19 19:04:232 改進(jìn)匹配方法的BFG_GMPHD濾波算法_趙斌
2017-03-19 19:04:391 提出了一種實(shí)用的LDPC碼譯碼停止準(zhǔn)則，利用信息節(jié)點(diǎn)的對(duì)數(shù)概率似然比來(lái)控制迭代次數(shù)，避開(kāi)了設(shè)置停止準(zhǔn)則門(mén)限，可以很快判斷出譯碼情況，較其他方法省去了大量繁雜的計(jì)算。
2017-09-07 19:38:1110 的低運(yùn)算復(fù)雜度、低誤碼平臺(tái)譯碼的改進(jìn)算法。 該算法校驗(yàn)節(jié)點(diǎn)的運(yùn)算采用修正最小和算法，外信息的更新采用串行方式，既保持了串行和積算法在有限迭代次數(shù)下譯碼門(mén)限低的優(yōu)點(diǎn)，又降低了節(jié)點(diǎn)運(yùn)算復(fù)雜度和誤碼平臺(tái)。用定點(diǎn)DSP芯片實(shí)現(xiàn)的非規(guī)則LDPC碼譯碼器的實(shí)測(cè)結(jié)果表明，該算法能以較低的實(shí)現(xiàn)復(fù)雜度獲
2017-10-20 10:41:110 采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法，通過(guò)選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確定
2017-11-16 12:59:013910 
該文通過(guò)對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過(guò)程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少
2017-11-22 07:34:015141 
卷積
碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效
譯碼方法，即序列
譯碼。Massey在1963年提出了一種性能稍差，但比較實(shí)用的門(mén)限
譯碼方法，由于這一實(shí)用性進(jìn)展使卷積
碼從理論走向?qū)嵱谩?/div>
2019-10-06 09:59:001749 
中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。
2018-07-12 08:15:004457 
信道編譯碼技術(shù)可以檢測(cè)并且糾正信號(hào)在傳輸過(guò)程中引入的錯(cuò)誤，能夠保證數(shù)據(jù)進(jìn)行可靠的傳輸[1]. LDPC碼的校驗(yàn)矩陣具有稀疏的特性，因此存在高效的譯碼算法，其糾錯(cuò)能力非常強(qiáng)。1981年，Tanner
2017-11-30 10:21:275864 
1996年LDPC（低密度奇偶校驗(yàn)，Low-Density Parity-Check）碼是性能限與香農(nóng)限僅差0.0045 dB的一種差錯(cuò)控制碼，譯碼采用SPA（和積算法），但其性能受Tanner圖中
2017-12-26 11:09:140 不規(guī)則重復(fù)累積碼（IRA）的譯碼通常采用置信傳播（BP）譯碼算法，然而B(niǎo)P譯碼算法需進(jìn)行雙曲正切函數(shù)計(jì)算，復(fù)雜度高，不利于硬件實(shí)現(xiàn)。為此，提出一種基于分段函數(shù)修正和預(yù)檢測(cè)機(jī)制結(jié)合的譯碼算法，通過(guò)對(duì)折
2018-01-08 15:52:390 。基于稀疏矩陣的二分圖，首先改進(jìn)了PEG算法用以構(gòu)造規(guī)則I_DPC，然后用BCH碼作子碼替換LDPC中的單奇偶校驗(yàn)碼來(lái)構(gòu)造PFGGLDPC，最后重點(diǎn)研究了PFG-GDPC的譯碼算法，提出一種聯(lián)合BCH
2018-03-09 11:21:200 coding，RS-CC碼）以構(gòu)造等效刪除信道，并采用實(shí)時(shí)性高的短I_T碼實(shí)現(xiàn)糾刪功能。設(shè)計(jì)了一種適合短I．T碼的譯碼算法，同時(shí)給出了編碼度分布的選取方法。仿真結(jié)果表明，與已有短噴泉碼相比，文中短I_T碼成功譯碼時(shí)所需編碼冗余更少，應(yīng)用到級(jí)聯(lián)方案后的數(shù)據(jù)傳輸可靠性明顯提高
2018-03-20 16:19:120 卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線(xiàn)通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著
2019-04-24 08:29:003644 
信道的是二進(jìn)制信號(hào)序列。為了充分利用信道輸出信號(hào)的信息，提高傳輸系統(tǒng)譯碼的可靠性，首先把信道的輸出信號(hào)量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:004031 
本文對(duì)2004年由王鵬提出的LDPC碼迭代編碼算法[11]進(jìn)行改進(jìn)，轉(zhuǎn)變?yōu)檫m用于多元LDPC碼的編碼算法，稱(chēng)為多元迭代編碼算法；2005年，Hu Xiaoyu提出了漸進(jìn)邊增長(zhǎng)（Progressive Edge Growth，PEG）構(gòu)造算法[12]，該算法譯碼性能好，但編碼復(fù)雜度較高。
2018-09-23 08:59:005484 
第三代移動(dòng)通信系統(tǒng)多種方案中，考忠將Turbo碼作為無(wú)線(xiàn)信道的編碼標(biāo)準(zhǔn)之- ~。 本文討論了Turbo碼的編譯碼基本原理，對(duì)Turbo碼的幾種常用的編譯碼算法進(jìn)行了分析，并在給出編譯碼器模型的基礎(chǔ)上，用MATLAB語(yǔ)言實(shí)現(xiàn)了整個(gè)系統(tǒng)的計(jì)算機(jī)仿真并給出參
2019-01-04 10:40:4219 極化碼的譯碼算法研究近年來(lái)發(fā)展迅速，其中成為研究熱點(diǎn)的連續(xù)刪除（Successive Cancellation，SC）譯碼算法的基本思想是通過(guò)對(duì)信息位的比特似然概率值的判斷來(lái)進(jìn)行譯碼。
2019-01-06 11:19:555766 
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門(mén)限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法
2020-08-11 17:41:231390 
為塊準(zhǔn)循環(huán)結(jié)構(gòu)，從而能夠并行化處理譯碼算法的行與列操作。使用這個(gè)架構(gòu)，我們?cè)赬ilinx Virtex-5 LX330 FPGA上實(shí)現(xiàn)了（8176，7154）有限幾何LDPC碼的譯碼器，在15次迭代的條件下其譯碼吞吐量達(dá)到800Mbps。
2021-01-22 15:08:399 RS碼在通信領(lǐng)域有著廣泛的應(yīng)用，其中最重要的是關(guān)鍵方程的求解．傳統(tǒng)歐幾里德算法在求解關(guān)鍵方程時(shí)需要進(jìn)行多項(xiàng)式次數(shù)的判斷，從而造成硬件電路復(fù)雜，譯碼速度下降．通過(guò)對(duì)綜合除法進(jìn)行推廣，提出了一種改進(jìn)
2021-02-01 14:25:0010 分組進(jìn)行并行譯碼，每個(gè)分組采用并行結(jié)構(gòu)進(jìn)行譯碼，具有更快的收斂速度和更少的存儲(chǔ)空間。為了對(duì)一個(gè)具有并行結(jié)構(gòu)的數(shù)據(jù)包進(jìn)行解碼，首先將LDC碼分為若干個(gè)超碼。然后用并行BCJR算法對(duì)每個(gè)超碼進(jìn)行解碼。為了進(jìn)一步簡(jiǎn)化算法的內(nèi)部結(jié)構(gòu)和復(fù)雜度，提出了一種改進(jìn)的陪集算法。基于Alte
2021-02-03 14:46:009 結(jié)構(gòu)化LDPC碼可進(jìn)行相應(yīng)擴(kuò)展通過(guò)對(duì)編譯碼算法，優(yōu)化編譯碼結(jié)構(gòu)進(jìn)行調(diào)整，降低了編譯碼囂硬件實(shí)現(xiàn)中的關(guān)鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實(shí)現(xiàn)了一個(gè)碼長(zhǎng)10 240，碼率1／2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實(shí)現(xiàn)結(jié)果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以對(duì)不同幀長(zhǎng)
2021-04-01 11:21:465 基于FPGA的800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 并執(zhí)行MC方法，以衡量剩余位信道的差錯(cuò)概率，從剩余位中挑選差錯(cuò)概率較低的位并與第1階段中最可靠的位組成極化碼的信息位集合。仿真結(jié)果表明，與MC方法相比，TPMe方法能夠降低計(jì)算復(fù)雜度，提髙譯碼效率。
2021-06-08 16:04:325 卷積碼是一種信道糾錯(cuò)編碼，在通信中具有廣泛的應(yīng)用。在發(fā)送端根據(jù)生成多項(xiàng)式進(jìn)行卷積碼編碼，在接收端根據(jù)維特比（Viterbi）譯碼算法進(jìn)行譯碼，能夠有效抵抗信道噪聲的影響，在誤碼率門(mén)限之下可以對(duì)傳輸過(guò)程中發(fā)生的突發(fā)錯(cuò)誤進(jìn)行糾錯(cuò)。
2022-04-28 15:02:1214741 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論