因為手上有一塊Xilinx的Spartan--3E開發板，前些日子陸陸續續學習了ISE的一般工程開發，熟悉了Xilinx ISE 10.x的軟件操作和開發板的使用。近來沒有事情，于是乎，又把那開發板拿出來把弄把弄，開始學習Xilinx的FPGA的DSP開發設計。在這里先介紹一下Xlinx FPGA的DSP設計工具和設計流程。

近年來，隨著多媒體技術和無線通信技術的迅猛發展，信息技術領域對DSP應用的需求不斷增長，傳統的DSP處理器（現在用得最多的當屬IT的DSP，種類多，功能強大，軟件技術也很成熟）雖然時鐘速率很高，當DSP處理器在運行時按指令順序執行，因而資源利用率不高，數據的吞吐量較低，難以實現高速率，高復雜度的設計。而FPGA擁有大量可編程邏輯資源，比如專用的DSP塊，乘法器、雙端口RAM、LUT、寄存器和DCM等，同時配合嵌入式處理器，像Altera的NiosII核、Xilinx的MicroBlaze和PowerPC405等處理器軟核或硬核，可以輕松實現高數據率的數字信號處理設計，而且性能原聲與傳統的DSP處理器，具有可裁剪，靈活性大等特點，正越來越被人們所重視。

使用FPGA進行DSP算法設計時，傳統方式下，設計者首先要進行浮點數的算法驗證和仿真，然后再將其轉換為定點數程序；其次將定點數算法編寫成HDL代碼，通過反復的功能仿真，后仿真驗證程序的正確性，最終生成比特流。Xilinx公司推出的系統建模工具System Generator簡化了整個DSP設計流程。設計者只需要根據設計要求咱Simulink下進行系統建模，使用System Generator工具即可自動生成可執行比特流、測試文件等，去掉繁瑣的仿真、對比和驗證過程。由于提供了適合硬件設計的數字信號處理（DSP）建模環境，加速、簡化了FPGA的DSP系統級硬件設計。

關于System Generator的下載和安裝過程，我在此就不詳細說明了，在google上搜索一下就能找到的。關于System Gnenrator的使用說明我在此向大家推薦一本很好的教材--《Xilinx ISE Design suite 10.x FPGA開發指南》（人民郵電出版社、田耕 胡彬 徐文波等著）我是在學校圖書館借到的這本書，寫得很詳細，相當不錯。我寫這篇文章的之前做的實驗也是參考上面做的。下面我進入正題，具體介紹我在用SystemGenerator工具完成DSP設計后使用Xilinx ISE 10.x 調用Modelsim SE 6.5進行仿真驗證時遇到的的若干問題及其解決方法。

下圖為我設計的用Matlab Simulink工具設計DSP工程。
在用System Generator進行FPGA的DSP模塊設計是以下幾點值得特別注意：
①設計的的FPGA DSP模塊的全局輸入和輸出數據（也就是在非Xilinx庫提供的數據源或者數據顯示、測量終端，比如下面設計中的Step信號源和Scope示波器等）必須經過Xilinx提供的Gateway In和Gateway OUT進行采樣，進而得到FPGA內部能夠處理的定點數。
②每個設計中至少要包含一個System Generator圖標，因為它是聯系MATLAB設計與Xilinx FPGA 硬件實現的主要橋梁，通過它可以實現FPGA實現屬性的設置和修改，雙擊該圖標會出現如圖-2所示的對話框。
③由于在System Generator中進行設計是需要對外部數據進行采樣，所以設計中各個Gateway In和Gateway Out模塊都有一個采樣周期和采樣后所得定點數精度的設置，另外在整個系統也必須有一個系統采樣設置，多數情況下就對應著FPGA實現設計是的全局時鐘，其設置在 圖-2中的Simulink System Clock（sec）。這里需要特別注意，系統設置必須是整個FPGA的最高時鐘，而Gateway In和Gateway Out模塊的采樣周期都必須是它的整數倍，否則系統會報錯，設計失敗。

?

下圖為System Generator的系統設置，請注意其中勾選了Create testbench選項，這樣在點擊Generator以后，系統才會自動生成勇于Modelsim仿真的測試文件，十分方便。

?

當一切設計好之后，點擊圖-2中的Generator按鈕，系統就會自動調用ISE工具進行綜合并產生所以需要的設計文件和仿真文件。
接下來，運行ISE，打開Open Project，將路徑切換至MATLAB的work工作目錄文件下找到netlist文件，進入就會看到一個已經生產的<工程名>_dcm_mcw.ise的ISE工程文件如圖-3示，點擊打開.