国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

利用FPGA設計工具減少設計周期時間和降低風險

YCqV_FPGA_EETre ? 來源:未知 ? 作者:劉勇 ? 2019-02-13 10:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當面對一個項目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強大,處理的任務范圍也越來越廣,縮短設計周期并且最小化風險變得前所未有的重要。

Pentek公司作為一家商用現貨(COTS)FPGA的數據處理和采集產品制造商,通常是FPGA技術與最終用戶應用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨特位置,其最終共同目標是解決他們的最終需求。 Pentek已經學到了很多關于如何縮短設計周期和最小化客戶風險的知識。 以下是Pentek及其客戶發現的有價值的一系列策略。

1. 利用FPGA設計工具

Pentek公司推出的每一款基于FPGA的產品交付時都附帶一整套功能包,作為IP來進行安裝。盡管這些產品可以直接用來實現數據采集和處理的解決方案,但是大多數用戶都會安裝自己自定義的IP來進行特定應用的處理。Pentek公司推出的FPGA設計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產用的IP以及一些通用功能的IP庫,用戶在搭建自己設計時可以用到。這些IP集成模塊可以輕松的導入Xilinx Vivado設計工具,所有IP都支持AXI4協議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設計,不用再去學習新的工具或者了解IP設計定義,從而節省了項目啟動時間。

圖1:利用Xilinx和Pentek向導模塊組合開展的FPGA設計

2. 使用廠家提供的IP功能

雖然每個用戶的設計都是不同的,但是所需的許多功能都是相似的,每一款硬件產品所提供的IP不僅支持硬件特性,比如A/D轉換板卡的數據采集或者D/A轉換板卡的波形發生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產品支持以下功能庫:? 數據采集用于抓取和傳輸A/D數據? 波形生成,將數據傳輸給D/A或者讀取存儲在內存中的波形數據? 用于雷達測試應用的雷達啁啾聲和信號發生器? A/D校正功能? 100GigE UDP引擎? DMA引擎用于高速數據流設計

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經過測試的IP加速了產品開發并且降低了風險。

3. 簡化從開發到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統,包括了Zynq UltraScale+ RFSoC所需的所有電路設計。

圖2:Model 6001 QuartzXM RFSoC模塊化系統

這個設計背后的想法很簡單:解決模塊電路設計和PCB方面面臨的最大挑戰,并且保證Zynq UltraScale+ RFSoC最佳的模擬和數字性能。當這款模塊設計完成并且經過驗證,Pentek公司可以擴展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標準的形式提供這種設計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標準形式應用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣機械和散熱設計指導,讓客戶能夠為QuartzXM設計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經過驗證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設計。此外它還提供了一套標準的、低成本的、易于操作的原型開發流程,用戶可以根據自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發模塊共用戶選擇。開發好應用程序IP和軟件之后,在需要時可以通過設計定制的載板將解決方案部署到系統中,因為這兩個系統的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發移植到部署系統中,所以這些設計技術都大大降低了風險,縮短了開發時間。

4. 提供工程師對工程師的支持方式,確保產品的成功

即使提供最好的產品文檔也抵不上工程師對工程師的對話交流,這對于設計的整個周期可以最小化風險同時節省時間。Pentek公司推出的所有產品都提供免費的終身技術支持服務,如果出現問題客戶可以隨時聯系到Pentek公司的工程師。

設計周期時間和降低風險是整個項目過程中非常真實重要的一部分,盡管風險永遠是開發創新過程中固有的一部分,Pentek公司的態度是認為降低風險縮短設計周期與為客戶提供最高性能和創新產品是同等重要的事情。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22408

    瀏覽量

    636193
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131113
  • Zynq-7000
    +關注

    關注

    3

    文章

    144

    瀏覽量

    38007

原文標題:借助Zynq UltraScale+ RFSoCs縮短設計周期同時最小化風險

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    智多晶重磅發布HQPEP功耗評估工具

    FPGA功耗受工藝、電壓、溫度、資源占用等多重因素影響,傳統評估依賴后期板級實測,易引發電源重構、散熱返工等風險。為此,智多晶重磅發布HQPEP(HqFpga Power Estimation Platform)功耗評估
    的頭像 發表于 01-23 16:01 ?1049次閱讀
    智多晶重磅發布HQPEP功耗評估<b class='flag-5'>工具</b>

    利用DMA如何降低MCU功耗?

    利用DMA(直接內存訪問)降低MCU功耗的核心在于最小化CPU介入,通過硬件自動完成數據傳輸任務,使CPU能盡可能長時間處于休眠狀態。 CPU休眠時間最大化 DMA接管數據搬運(如外
    發表于 11-18 07:34

    簡單認識eSchema電路設計工具

    eSchema電路設計工具作為一款面向專業IC設計者的綜合解決方案,通過集成原理圖設計、電氣規則檢查(ERC)及SPICE網表生成功能,構建了從概念驗證到仿真分析的高效閉環,為復雜芯片設計提供了可靠的技術支撐。
    的頭像 發表于 11-17 10:22 ?567次閱讀
    簡單認識eSchema電路設<b class='flag-5'>計工具</b>

    智多晶EDA工具HqFpga軟件的主要重大進展

    智多晶EDA工具HqFpga(簡稱HQ),是自主研發的一款系統級的設計套件,集成了Hqui主界面、工程界面、以及內嵌的HqInsight調試工具、IP Creator IP生成工具、布
    的頭像 發表于 11-08 10:15 ?3718次閱讀
    智多晶EDA<b class='flag-5'>工具</b>Hq<b class='flag-5'>Fpga</b>軟件的主要重大進展

    京微齊力新版福晞軟件工具全面優化FPGA設計環境

    FPGA 設計開發過程中,軟件是工程師必不可少的工具,好的軟件開發環境可以簡化設計者的設計流程,縮短開發時間,提升整體設計效率。
    的頭像 發表于 10-23 17:48 ?4911次閱讀
    京微齊力新版福晞軟件<b class='flag-5'>工具</b>全面優化<b class='flag-5'>FPGA</b>設計環境

    PathFinder在FPGA中的角色與缺陷

    自 1990 年代末以來,PathFinder 一直是 FPGA 布線(routing)階段的主力算法,為設計工具提供“能連通又不重疊”的路徑規劃方案。
    的頭像 發表于 10-15 10:44 ?510次閱讀
    PathFinder在<b class='flag-5'>FPGA</b>中的角色與缺陷

    如何利用技術實現裝置數據驗證的全生命周期管理?

    裝置數據驗證的全生命周期管理,需覆蓋 需求規劃、數據采集、自動化驗證、存儲歸檔、應用迭代、退役審計 6 大核心階段。利用技術實現這一閉環,需針對各階段的痛點匹配工具與方案,同時兼顧數據準確性、流程
    的頭像 發表于 09-05 15:23 ?744次閱讀
    如何<b class='flag-5'>利用</b>技術實現裝置數據驗證的全生命<b class='flag-5'>周期</b>管理?

    如何通過API優化電商庫存管理,減少缺貨風險

    ? 電商庫存管理是業務成功的關鍵,缺貨不僅導致銷售損失,還損害客戶忠誠度。傳統方法依賴人工跟蹤,易出錯且響應慢。通過API(應用程序編程接口)實現系統自動化,能顯著優化庫存管理,降低缺貨風險。本文將
    的頭像 發表于 07-10 14:28 ?641次閱讀
    如何通過API優化電商庫存管理,<b class='flag-5'>減少</b>缺貨<b class='flag-5'>風險</b>

    智多晶FPGA計工具HqFpga接入DeepSeek大模型

    在 AI 賦能工程設計的時代浪潮中,智多晶率先邁出關鍵一步——智多晶正式宣布旗下 FPGA計工具 HqFpga 接入 DeepSeek 大模型,并推出 FPGA 設計專屬 AI 助
    的頭像 發表于 06-06 17:06 ?1528次閱讀

    ReviewHub:實現Booster與設計工具端無縫鏈接的評審協作平臺

    在電子產品設計與質量管理中,跨部門的高效評審協作至關重要。傳統線下評審方式因時間、地點和信息孤島等限制,效率低下且易出錯。ReviewHub作為一款貫穿Booster與設計工具端的線上評審平臺,憑借
    的頭像 發表于 06-04 11:46 ?857次閱讀
    ReviewHub:實現Booster與設<b class='flag-5'>計工具</b>端無縫鏈接的評審協作平臺

    安森美WebDesigner+設計工具使用心得

    WebDesigner+ 設計工具完成120W DC-DC隔離電源設計、通過Elite Power仿真工具,簡化125KW 儲能系統設計,今天分享的試用報告聚焦WebDesigner工具,一起來了解下。
    的頭像 發表于 05-16 15:19 ?919次閱讀
    安森美WebDesigner+設<b class='flag-5'>計工具</b>使用心得

    使用設計工具設計的帶通濾波器與Multisim仿真結果不一致是怎么回事?

    使用設計工具在300Hz是有一點點增益的,但是使用Multisim 仿真卻沒有放大,反而發生了衰減,對照了元件沒有發現有錯誤的。
    發表于 04-24 07:53

    如何減少dsp啟動時間?

    如何減少dsp啟動時間?之前圖中Boot code(-bcode)設置為0x1時,DSP啟動時間大概為9秒。設置為0x2后,DSP的啟動時間大概為1秒。對于Boot code(-bco
    發表于 04-15 06:14

    求助,關于iMX DDR3寄存器編程輔助問題求解

    為 933MHz。 使用編程輔助工具,如果我在表中輸入933Mhz、它會計算出1.071ns 的時鐘周期時間、這會導致 tRCD 寄存器值變為” 這是否意味著我使用了錯誤的 clock cycle frequency 值,還是電子表格有問題?
    發表于 03-27 07:16

    請問有沒有可以設計圓形的NFC天線設計工具?

    請問有沒有可以設計圓形的NFC天線設計工具
    發表于 03-12 06:59