老版本的ISE中曾經有stateCAD這個組件，可以很方便地進行FSM的設計；從ISE11開始，不再直接支持使用stateCAD進行設計了（也有繞過去的辦法，見 ?board.id=OTHER&message... ），使得我們在設計FSM時需要手動編寫HDL代碼。那如何快速把HDL代碼轉換為圖形化的FSM狀態轉移圖呢？利用ISE和ModelSim配合就行了。

首先，在ISE中編寫FSM的代碼：
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////

module FSM(din,matched,clk);
input din,clk;
output reg matched;

reg[2:0] state;
parameter S0=8'd0,S1=8'd1,S2=8'd2,S3=8'd3,S4=8'd4;

always@(posedge clk) begin
case(state)
S0:begin
if (din == 1)
begin
state <= S1;
end
else
begin
state <= S0;
end
matched <= 0;
end
S1:begin
if (din == 0)
begin
state <= S2;
end
else
begin
state <= S0;
end
matched <= 0;
end
S2:begin
if (din == 1)
begin
state <= S3;
end
else
begin
state <= S0;
end
matched <= 0;
end
S3:begin
if (din == 1)
begin
state <= S4;
end
else
begin
state <= S2;
end
matched <= 0;
end
S4:begin
if (din == 0)
begin
state <= S0;
end
else
begin
state <= S1;
end
matched <= 1;
end
default:
begin
state <= S0;
matched <= 0;
end
endcase

end

endmodule

然后，配置ModelSim的路徑，在ISE---Edit---Preference中更改：

把仿真軟件配置為ModelSim，方法是雙擊工程，或者右擊工程選擇工程屬性：

并切換為仿真視圖：

右鍵單擊Simulate Behavioral Model，選擇Process Properties。然后把Property display level改為Advanced，在Other VSIM Command Line Options下面，輸入-fsmdebug –coverage這兩個選項（務必輸入，否則ModelSim無法產生FSM視圖）:

如果你還沒有編譯針對Xilinx的ModelSim仿真庫的話，需要編譯生成了（可參考）。可以使用Simulation Library Compilation Wizard：

準備工作完成之后，在ISE中點擊Simulate Behavioral Model，在ModelSim自動打開并編譯完成之后，點擊View—FSM List：

此時FSM視圖已經自動生成了：

可以使用Ctrl+鼠標滾輪的方法對FSM圖進行縮放。有意思的是ModelSim的縮放操作（滾輪向前是縮小）和一般Windows下的方向是相反的（滾輪向前是放大），和MAC OS里的自然手勢一樣，要習慣一下。