RISC-V 驗證代表了驗證領域的最新技術水平。

Cadence產品管理集團總監 Pete Hardee 、Codasip戰略和生態系統副總裁 Mike Eftimakis?、?Imperas Software創始人兼首席執行官Simon Davidmann、西門子 EDA處理器驗證項目經理Sven Beyer、Synopsys聯盟合作伙伴營銷高級總監 Kiran Vittal、Breker Verification 首席執行官 Dave Kelf和 Viosoft Corp 總裁兼首席技術官 Hieu Tran對半導體制造工具的差距以及為什么 RISC-V 處理器需要新方法展開了討論。以下是該對話的摘錄。

RISC-V 是否會成為特定領域處理器的重要參與者？

Hardee：我堅信 RISC-V 將成為特定領域處理器的重要參與者。Arm 的架構許可證持有者能夠為特定領域配置處理器。我們在 RISC-V 中看到的是，將特定領域的數據路徑處理添加到 RISC-V 核心中，它可以找到應用程序的各個領域。這很棒。RISC-V 能做到這一點真的很強大。但是，它也增加了驗證挑戰。我們看到大量采用正式的、持續使用的動態驗證。RISC-V 的吸引力在于是否能夠更好地配置它，而不是現有的、不太靈活的 ISA。

Davidmann：過去在英特爾、Arm 和 MIPS 內部構建的技術在自由擴展方面受到了很大限制。我們不應該只是學習和復制已經完成的事情。我們需要了解已經完成的工作并將其應用于應對現代挑戰。十五年前，我們圍繞 Arm、MIPS 和 PowerPC 建立了模型。這些模型不是非常可配置、可擴展或可定制的。因為我們獨立于他們所有人，所以我們可以專注并構建我們的技術，這樣您就可以選擇 ISA 的不同位、不同的配置。當 RISC-V 出現時，我們已經考慮過這種可擴展性和可配置性和可擴展性。我們有 12 個不同的 ISA。它不僅僅是一個模擬器。是建模能力、擴展能力、調試器、分析、驗證工具。RISC-V 對其他人來說都是一個挑戰，而我們的技術已經以我們可以應用它的方式考慮在內。我們不能只是為其他 ISA 使用以前存在的技術。我們需要弄清楚如何將它們調整為 RISC-V。RISC-V 有大約 70 個擴展，已經有工具開發人員已經完全放棄并說，“我們無法滿足和測試 70 種不同的交互組合。” RISC-V 正在做的是轉向他們所謂的配置文件和平臺。他們說有這個配置文件，用于嵌入到這個區域，并將這些擴展作為強制性的。他們正試圖減少這種自由擴展，因為現有的編譯器工具鏈無法應對。

如果我們想要獲得 RISC-V 可以提供的東西，我們必須在它周圍的基礎設施中構建更好的技術，比如模擬器，其他工具比如編譯器，比如驗證工具。它們都必須具有 RISC-V 為您提供的擴展和配置的靈活性和自由度。我們不能只接受以前存在的東西。

Vittal：對于編譯器來說，所有的組合都需要很長時間才能獲得性能。我們有一個工具可以使用支持 AI 的技術來提高軟件堆棧的性能。當每個人都根據自己的需求進行定制時，就會有很多靈活性。你如何驗證？這是最大的挑戰。

Eftimakis：引入 RISC-V 是為了支持這種定制能力——我們稱之為定制計算。隨著摩爾定律的終結，這是總體上提高性能或效率的唯一途徑。RISC-V 就是為了做到這一點。它需要一種新的思維方式。它需要一個新工具。這就是為什么我們開發了您不會以固定方式思考一個指令集的工具。我們用高級語言描述指令集，然后生成 RTL、編譯器等背后的所有內容。如果您使用固定編譯器的舊方法并嘗試將所有選項包含在同一個編譯器中，這是行不通的.

Davidmann：對于 RISC-V，為了給設計者他們需要的自由，我們需要解決什么是下一代語言的問題。我們將不得不轉向允許這種硬件可配置性的語言，其方式不同于稱之為實現語言（如 SystemVerilog）的可用方式。那是實現并進入設計編譯器，但您需要的是在更抽象的層次上重新配置硬件的能力。未來，RISC-V 對每個人來說都會更容易。

Kelf：大多數 RISC-V 開發都是相對較小的嵌入式處理器——單核類型的設備。現在，公司開始關注應用處理器、多核設備和具有多個內核的平鋪 SoC。現在我們將看到這些非常先進的系統。即使在您讓應用程序處理器開始工作之后，我們也不得不擔心諸如一致性之類的問題。這是我們確實需要向 Arm 學習的地方。我同意我們不能只保留舊的方法論并期望構建這些超級可配置的處理器，但我們確實必須站在Arm的肩膀上。

Hardee：當您開始從單一問題轉向更復雜的架構時，會出現很多問題。分支預測的問題、預取指令的問題、亂序執行——所有這些問題。您將 OpenTitan 核心作為信任根。它沒有任何漏洞。當您進入更大的應用程序架構時，您必須更加復雜才能獲得所需的性能。

Kelf：并發只是一個例子。像你剛才提到的還有幾十個，我們還沒有開始接觸。這些大公司已經想出了很多辦法。我們可以從那些人那里借用，但是我們必須構建新東西以獲得可配置性和獲得額外的說明。Tensilica 和 ARC 也做到了這一點。所以我們需要看看那些人做了什么。

Davidmann：對于 RISC-V，很多人都在做單核嵌入式，但也有很多人在做相當大、復雜的處理器陣列，無論它們是大型矢量引擎，有序的，亂序的-訂單，所有這些東西。其中一些有多個處理器。RISC-V 尚未用于高性能應用程序進程。當 Arm 開始考慮進入數據中心時，我們認為這需要很長時間，他們花了 10 多年的時間。因此RISC-V 在獲得高端應用處理器之前最少還有 10 年的時間。

我們有幾個客戶在 RISC-V 中擁有應用程序流程，他們說它可以引導 Linux。當我們應用我們的 DV 解決方案時，第一天我們發現了 20 個錯誤。這是一個單線程的64GC，但它是一個相對簡單的內核。RISC-V驗證的未來挑戰在于高端應用處理器。它們是多問題、無序、虛擬內存、緩存一致性。這就是RISC-V驗證的真正挑戰所在。我們有開箱即用的解決方案，用于低端的東西，單線程，甚至無序的東西，但應用處理器，高性能，這就是最大的挑戰所在。

Kelf：我們都記得 Arm 從 Arm7 到 Armv8 的時候。這是一個巨大的飛躍。這與我們在這里談論得完全相同。Arm 的內部驗證從很多周期增加到 10¹⁵，Arm 確實解決了這個問題。我們都將不得不為 RISC-V 做同樣的事情，我們可以向他們學習，然后利用它來應對所有新的挑戰。

Hardee：Arm 做過很多演示，其中一個問題是它可能無法擴展到大系統。但是 Arm 正在驗證諸如加載存儲單元之類的東西。然后，您必須使用模擬和仿真來擴大驗證范圍，以解決全芯片級問題。

Kelf：還要弄清楚覆蓋范圍之類的事情。

Davidmann：當我們與使用 RISC-V 的人進行驗證時，他們說他們正在做一個應用程序核心，如果他們沒有仿真，我們很快就會退出，因為他們沒有認真對待這個問題。

Vittal：它是驗證軟件和硬件的結合。這需要仿真、原型制作、虛擬原型制作。一些 RISC-V 供應商正在為參考板提供硬件原型設計解決方案。

驗證的必要性 對于可配置的高級語言，您談到了生成編譯器和流程所需的其他內容。我們是否需要查看您如何根據這些高級規范生成覆蓋模型？那么人們會有一個一致的目標，他們正在努力實現驗證目標嗎？

Hardee：覆蓋模型是一個不同的概念。回到我們從處理器驗證和 ASIC 驗證之間的差異開始的地方，針對 ASIC 驗證計劃涵蓋所有場景的相同覆蓋模型不一定適用于處理器。你必須涵蓋所有可能發生的情況，包括所有這些不可預見的事情。這就是我們目前擁有的傳統覆蓋模型有些無效且不夠好的地方。

Kelf：隨著我們轉向更廣泛的應用程序處理器，試圖提供一個功能覆蓋模型來檢查加載存儲到內存中，你將一遍又一遍地雙重檢查相同的內存單元，這是行不通的。UVM 樣式覆蓋模型非常重要，但遠不足以檢查這些新的應用程序處理器。場景覆蓋和其他規范覆蓋類型的想法將變得更加重要。

Vittal：我們一直在使用人工智能技術。我們查看約束隨機刺激的質量，然后使用機器學習來改進它。

Hardee：我們都在這樣做，但這還不夠。

Davidmann：功能覆蓋模型——Verilog 和 SystemVerilog——非常棒，它非常適合 RISC-V 的指令。但挑戰是當我們進入具有 MMU 和 TLB 的應用程序處理器時。你有一個硬件頁表 walker。這只是記憶。然后當出現頁面錯誤時，您有六個級別的頁表遍歷。這都是內存數據結構。你不能為此編寫SystemVerilog功能覆蓋。我們必須創建新的方法和技術，以便他們知道他們在 RTL 中測試了多少。

Eftimakis：這些工具并不完美。他們每個人都需要結合起來。我們需要積累這些方法，這些工具，以確保我們最終得到良好的覆蓋。但事實上，它需要很多不同的方法、不同的工具。這就是我們使用來自不同供應商的工具的原因。我們使用的方法是從英特爾和 Arm 開發的方法中采用的。它需要獲得 CPU 所需的正確級別，因為它真的很復雜。

Davidmann：你意識到的第一件事是你不能去構建任何這些東西，你需要使用現有的東西，或者專門為你想要的東西構建它。所以等待開源來解決你的問題的想法是錯誤的。沒有商業工具，你無法驗證任何東西。

Kelf：RISC-V 驗證代表了驗證領域的最新技術水平。

Hardee：RISC-V 的贏家將是那些投資于驗證的人。有一些 RISC-V 參與者沒有在這方面投資，他們認為不支付許可費是更便宜的選擇，但這些參與者正在消亡。很明顯，投資驗證絕對是 RISC-V 市場成功的關鍵。

編輯：黃飛

?