DPSK自適應解調仿真 - 基于DSP的微波著陸信號處理系統設計

　2.2.2 DPSK自適應解調仿真

　　針對微波著陸系統信號的特點，根據微波著陸信號的參數設計仿真輸入信號，對自適應DPSK解調進行了Matlab仿真。設計仿真輸入信號的中頻載波為30 MHz，系統采樣率為100 MHz，調制信號的數據速率為15.625 kHz，信噪比為0 dB，本地載波的頻率為30 MHz。噪聲源為方差為1的正態分布隨機噪聲。仿真時間取0.6 ms，仿真的輸出波形如下。

　　如圖4所示，圖4（a）為原始信號，原始信號通過差分編碼器后，輸出如圖4（b）所示的差分編碼信號。當原始信號為“1”時，相位發生變化，當原始信號為“0”時，相位不發生變化。差分編碼信號通過調制器調制到帶噪聲的載波上，形成如圖4（c）所示的DPSK調制信號。由于載波的頻率較高，所以相位突變的細節不清晰。DPSK已調信號通過相位檢測后，輸出如圖4（d）所示的帶有波形陷落的信號。該波形陷落是由于已調信號的相位突變，本振信號跟蹤相位突變造成的。這個波形的陷落程度與自適應濾波器的調整步長有關。由圖4（d）可以看出，每一次波形的陷落都反映了差分編碼信號相位的變化。相位檢測輸出波形經過取絕對值后輸出波形，如圖4（e）所示。圖4（e）的波形再通過均值濾波器后，形成圖4（f）波形。圖4（f）是一個平滑的陷落波形，其平滑程度與噪聲大小及均值濾波的階數有關。

　　如圖5所示，對圖5（a）輸出的均值濾波波形進行門限比較，并且通過單穩的方式輸出比較結果。單穩的時間與DPSK傳輸碼元的寬度一致。圖5（c）是位同步脈沖的輸出，該脈沖是由濾波器濾波輸出的，所以需要一個響應時間。因此前一個同步脈沖是無效的。用同步脈沖的下降沿對單穩輸出結果進行采樣，恢復出如圖5（d）所示的數、據。如圖4（a）是發送的原始信號波形，如圖5（d）是解調恢復后的數據波形。通過對比發現，自適應解調算法能夠正確地實現DPSK信號的解調。

　　3 系統的硬件實現

　　DSP（digital signal processor）是一種獨特的微處理器，是以數字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數字信號。再對數字信號進行修改、刪除、強化，并在其他系統芯片中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦芯片。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。

　　系統使用ADI公司的新一代定點DSP—BF532作為系統的信號處理器。使用Altera公司的Stratix系列FPGA及高速AD實現中頻采樣，同時擔負部分微波著陸信號的處理任務。DSP通過其內部的PPI（并行外設接口）接口與FPGA進行采樣數據的交換，同時通過DSP的數據總線協調FPGA的工作。DSP采用外部并行Flash引導方式，Flash通過數據總線及地址總線連接到DSP系統中。考慮到系統的程序代碼量比較大，因此設計了外部SRAM單元，DSP的部分程序放置到外部的SRAM空間中，中頻采樣回來的數據則放在DSP內部的SRAM中，可以更好地發揮DSP的數據處理能力，提高系統的實時性。電源的設計中，模擬電源與數字電源獨立。為了降低系統的功耗，數字系統電源采用開關電源。為了提高模擬系統數據采集的精度及穩定性，模擬部分電源則采用線性穩壓電源實現。接收機的中頻處理系統具體實現框圖，如圖6所示。