所有的調(diào)試?yán)舛加邢嗤幕玖鞒蹋?/p>

　　①DEPC保存了中斷返回后重新開始執(zhí)行的指令PC值，設(shè)置DEBUG寄存器中的DBD位(表示DEBUG中斷是否發(fā)生在分支延遲槽中)。如果不在延遲槽中，DEPC保存的就是當(dāng)前的PC值;如果在延遲槽中，DEPC保存的就是那條跳轉(zhuǎn)指令的PC值。

　　②根據(jù)調(diào)試?yán)飧翫ebug寄存器中的內(nèi)容DSS，DBp，DDBL，DDBS，DIB，DINT位)。

　　③DEBUG寄存器中的DExcCode域變?yōu)榉嵌x的。

　　④DEBUG寄存器中的Halt和Doze位更新。

　　⑤在調(diào)試處理開始時(shí)設(shè)置IEXI位來確定是否精確中斷。

　　⑥D(zhuǎn)EBUG寄存器中的DM位設(shè)置為1。

　　⑦處理器開始從調(diào)試?yán)庀蛄咳≈噶钸M(jìn)行例外處理。

　　處理過程用程序描述如下：

?

　　2 龍芯一號(hào)處理器IP核簡介

　　龍芯一號(hào)處理器IP核是北京神州龍芯集成電路設(shè)計(jì)有限公司與中國科學(xué)院計(jì)算技術(shù)研究所共同研制的，兼顧通用及嵌入式CPU特點(diǎn)的32位處理器內(nèi)核。龍芯一號(hào)處理器IP核具有可配置特性，用戶可以根據(jù)自己的需求進(jìn)行選擇配置，從而定制出最適合用戶應(yīng)用的處理器結(jié)構(gòu)。圖2顯示了龍芯一號(hào)IP核的可配置結(jié)構(gòu)，其中虛線部分表示用戶可根據(jù)自己的需求進(jìn)行選擇配置，從而定制出最適合用戶應(yīng)用的處理器結(jié)構(gòu)。

?

　　GS32S是龍芯一號(hào)處理器系列中的一款，采用RISC架構(gòu)，可運(yùn)行MIPS III指令集，有7級(jí)流水線，具有32位整數(shù)單元，典型工作頻率為200～266 MHz，典型功耗為0.5W。GS32S不含浮點(diǎn)部件(FPU)、媒體部件(MMX)，以及哈佛結(jié)構(gòu)SRAM接口。固定內(nèi)核、EJTAG、TLB、Cache、AMBA接口和協(xié)處理器接口為固定配置。圖2中的陰影部分為GS32S處理器的配置模塊。

　　3 GS32S處理器EJTAG調(diào)試的實(shí)現(xiàn)

　　3.1 TAP處理器的訪問

　　GS32S CPU從EJTAG Probe取指執(zhí)行，或向EJTAGProbe訪問數(shù)據(jù)(Load/Store)，實(shí)現(xiàn)處理器進(jìn)入調(diào)試模式后的調(diào)試?yán)鈭?zhí)行，整個(gè)處理過程需要調(diào)試軟件通過Probe監(jiān)測(cè)進(jìn)行。在這種情況下，EJTAG的TAP就相當(dāng)于一個(gè)從設(shè)備，TAP模塊接收處理器內(nèi)部對(duì)dmseg段進(jìn)行的取指、Load/ GS32 CPU處于調(diào)試模式時(shí)，如果ProbEn有效，則對(duì)0xFF200000～0xFF2FFFFF的訪問轉(zhuǎn)向dmseg段;如果ProbTrap有效，則發(fā)生調(diào)試?yán)獾奶幚砥鬓D(zhuǎn)向0xFF200200取指。TAP處理器訪問流程如圖3所示。

　　發(fā)生調(diào)試?yán)鈺r(shí)，如果DCR中的ProbTrap位是1，則GS32S CPU跳轉(zhuǎn)到0xFF20 0200取指執(zhí)行的過程如下：

　　①處理器把PC值(如0xFF200200)送到TAP模塊中的Address寄存器中。

　　②處理器寫TAP模塊中的ECR寄存器，設(shè)置PrAcc=1，PRnW=0，Psz[1：0]=2。

　　③處理器不停地測(cè)試PrAcc位，為1處于等待狀態(tài)。

　　④EJTAGProbe選擇ECR寄存器，串行移出其內(nèi)容，看PrAcc 位是否為1。為1表示處理器等待通過TAP輸入要執(zhí)行的指令，同時(shí)也表示地址寄存器的值是有效的。

　　⑤EJTAG Probe判斷ECR寄存器的PRnW位，0表示讀。

　　⑥EJTAGProbe選擇地址寄存器，并移出其內(nèi)容。

　　⑦EJTAG Probe選擇數(shù)據(jù)寄存器，把對(duì)應(yīng)于上一步地址的指令移入數(shù)據(jù)寄存器里。

　　⑧EJTAG Probe選擇ECR寄存器，把PrAcc位置0，其他位保持不變，表示開始由處理器來執(zhí)行數(shù)據(jù)寄存器中的指令。

　　⑨處理器測(cè)試PrAcc值為0，把數(shù)據(jù)寄存器中的指令取走執(zhí)行。

　　⑩處理器把PC值加4，發(fā)出讀下一條指令的命令，因?yàn)榈刂啡匀辉赿mseg區(qū)域中，所以重復(fù)上面的過程，讀入下一條指令。

　　由于流水線的存在，發(fā)生在dmseg內(nèi)的Load/Store操作分2步進(jìn)行。第1步，取指譯指;第2步，將指定地址的數(shù)據(jù)裝入寄存器/將寄存器的數(shù)據(jù)裝入指定地址。在指令執(zhí)行過程中這2步之間會(huì)有間隙，為了獲得正確的執(zhí)行結(jié)果，需要檢測(cè)Address寄存器里的內(nèi)容是否為操作數(shù)地址。若不是則插入nop指令，繼續(xù)檢測(cè)Address寄存器里的內(nèi)容。