?

　　EJTAG(Enhanced Joint Test Action Group)是MIPS公司根據(jù)IEEE 1149.1協(xié)議的基本構(gòu)造和功能擴(kuò)展而制定的規(guī)范，是一個(gè)硬件/軟件子系統(tǒng)，在處理器內(nèi)部實(shí)現(xiàn)了一套基于硬件的調(diào)試特性，用于支持片上調(diào)試。

　　龍芯一號(hào)處理器IP核是在龍芯一號(hào)處理器基礎(chǔ)上，對(duì)功耗、面積和性能等各方面進(jìn)行改進(jìn)而得到的高度靈活、適用于更廣泛領(lǐng)域的處理器內(nèi)核。它采用RISC架構(gòu)，可運(yùn)行MIPS III指令集，支持EJTAG調(diào)試功能，采用可配置架構(gòu)，可在滿足用戶性能要求的前提下，實(shí)現(xiàn)最低成本的產(chǎn)品集成。

　　1 EJTAG工作機(jī)制及實(shí)現(xiàn)

　　1.1 EJTAG組成

　　所有MIPS的微處理器或是包含MIPS核的SoC芯片組件均提供對(duì)EJTAG調(diào)試的支持。EJTAG接口利用JTAG的TAP(Test Access Port)訪問方式，將測(cè)試數(shù)據(jù)傳入或者傳出處理器核。EJTAG可實(shí)現(xiàn)的功能包括：訪問處理器的寄存器、訪問系統(tǒng)內(nèi)存空間、設(shè)置軟件/硬件斷點(diǎn)、單步/多步執(zhí)行等。如圖1所示，EJTAG調(diào)試功能模塊由4部分組成：CPU核內(nèi)部的組件擴(kuò)展，硬件斷點(diǎn)單

　　元，調(diào)試控制寄存器(DCR)以及TAP接口。

?

　　1.2 EJTAG工作機(jī)制

　　處理器在某個(gè)調(diào)試?yán)?debug exception，如單步運(yùn)行、斷點(diǎn)等)產(chǎn)生以后，進(jìn)入到調(diào)試模式(debug mode)，直到DERET指令執(zhí)行以后從調(diào)試模式退出來。在這段時(shí)間里，處理器執(zhí)行調(diào)試?yán)馓幚磉^程。在調(diào)試?yán)馓幚磉^程中，調(diào)試軟件通過對(duì)TAP處理器的訪問操作，實(shí)現(xiàn)了對(duì)普通寄存器的訪問、協(xié)處理器的訪問、系統(tǒng)內(nèi)存空間的訪問等功能。系統(tǒng)退出調(diào)試模式以后允許應(yīng)用程序或是系統(tǒng)代碼繼續(xù)執(zhí)行，直到遇到下一個(gè)調(diào)試?yán)狻Ｖ貜?fù)以上過程，EJTAG實(shí)現(xiàn)了單步運(yùn)行或者多步運(yùn)行等調(diào)試功能。

　　1.2.1 調(diào)試?yán)?/p>

　　在體系結(jié)構(gòu)的設(shè)計(jì)上，EJTAG并不需要與CPU緊密結(jié)合，但CPU必須提供調(diào)試寄存器、進(jìn)入調(diào)試模式和在調(diào)試模式下執(zhí)行指令的能力，更重要的是調(diào)試?yán)獾膬?yōu)先級(jí)必須高于其他處理器的例外(exception)。EJTAG調(diào)試是通過處理器的調(diào)試?yán)鈦韺?shí)現(xiàn)的，調(diào)試?yán)鈱PU從非調(diào)試模式(non-debug mode)轉(zhuǎn)到調(diào)試模式。在調(diào)試模式下也可以再發(fā)生調(diào)試?yán)猓@種例外就叫做“調(diào)試模式例外(debuIg mode exception)”。

　　MIPS 4KC處理器提供的調(diào)試?yán)馊绫?所列。

?

　　當(dāng)CPU執(zhí)行了軟件斷點(diǎn)指令(SDBBP)，或者發(fā)生了單步調(diào)試，或者在EJTAG回路中產(chǎn)生了JtagBrk調(diào)試事件，或者發(fā)生了硬件斷點(diǎn)時(shí)，CPU就會(huì)產(chǎn)生調(diào)試?yán)狻DBBP是一個(gè)標(biāo)準(zhǔn)的MIPS指令集指令，軟件斷點(diǎn)的設(shè)置就是調(diào)試軟件通過把正常的應(yīng)用程序代碼替換成軟件斷點(diǎn)指令來實(shí)現(xiàn)的。EJTAG支持指令斷點(diǎn)和數(shù)據(jù)斷點(diǎn)兩種類型的硬件斷點(diǎn)，指令斷點(diǎn)發(fā)生在處理器取指過程中，數(shù)據(jù)斷點(diǎn)發(fā)生加載/存儲(chǔ)傳輸過程中，它們可以設(shè)置在任何地址空間中，包括不能被改寫的ROM空間。調(diào)試?yán)獍l(fā)生后，CPU首先屏蔽地址錯(cuò)誤異常和中斷異常，然后轉(zhuǎn)向調(diào)試?yán)馓幚沓绦虻膱?zhí)行。調(diào)試?yán)馓幚沓绦蚴怯烧{(diào)試軟件通過與TAP處理器的配合，利用EJTAG接口實(shí)現(xiàn)的。在調(diào)試模式下，CPU仍能夠正常地訪問協(xié)處理器和系統(tǒng)內(nèi)存空間等處理器資源。

　　調(diào)試寄存器包括DEBUG寄存器、DEPC寄存器和DESAVE寄存器，都被定義在協(xié)處理器中。DEBUG寄存器保存了CPU進(jìn)入調(diào)試模式的原因，以及同時(shí)是否發(fā)生了其他CPU例外的標(biāo)志位，也被用來控制單步運(yùn)行的設(shè)置。DEPC(Debug Exception Program Counter)寄存器保存了發(fā)生調(diào)試?yán)鈺r(shí)將要執(zhí)行的那條指令的地址，當(dāng)退出調(diào)試模式后，該地址恢復(fù)到PC寄存器中。DESAVE (Debug Exception Save)寄存器是一個(gè)草稿寄存器，被調(diào)試軟件用在對(duì)普通寄存器的處理過程中，該寄存器的內(nèi)容不需要保存。