SN65LVDS315：相機并行RGB到MIPI CSI - 1串行轉換器的深度解析
SN65LVDS315：相機并行RGB到MIPI CSI - 1串行轉換器的深度解析
在當今的電子設計領域，圖像數據的高效傳輸和處理至關重要。SN65LVDS315作為一款相機串行器，能夠將8位并行相機數據轉換為MIPI - CSI1或SMIA CCP兼容的串行信號，在相機與主機控制器之間的數據傳輸中發揮著重要作用。本文將對SN65LVDS315進行詳細的技術剖析，為電子工程師們在實際設計中提供參考。
文件下載：sn65lvds315.pdf
一、產品概述
1.1 產品特性
- 接口支持：支持MIPI CSI - 1和SMIA CCP，可直接連接到OMAP CSI接口，為不同系統的集成提供了便利。
- 封裝與ESD保護：采用4×4 mm QFN封裝，體積小巧。相機輸入端口的ESD額定值 >3 kV (HBM)，其他端口 >2 kV (HBM)，有效保護芯片免受靜電損害。
- 時鐘與功耗：像素時鐘范圍為3.5 - 27 MHz，支持三種工作模式以節省功耗。在VGA相機30 fps的主動模式下，電流僅為7 mA；典型關機和待機模式下，電流低至0.5 μA。
- 工作溫度與電壓范圍：工作溫度范圍為 - 40°C至85°C，輸入數據電壓范圍為1.8 V至3.3 V，具有較強的環境適應性。
1.2 應用領域
主要應用于相機到主機控制器（如OMAP2420、OMAP2430、OMAP3430）的連接，在手機和智能手機等移動設備中有著廣泛的應用。
二、詳細技術分析
2.1 功能原理
SN65LVDS315將并行的8位數據轉換為兩個子低壓差分信號（SubLVDS）串行數據和時鐘輸出。串行化的數據通過差分串行數據輸出DOUT呈現，同時輸出CLK上提供差分時鐘信號，CLK的頻率是DCLK輸入像素時鐘速率的8倍。
2.2 引腳配置與功能
| 引腳編號 | 引腳名稱 | 類型 | 描述 |
|---|---|---|---|
| 2,3 | DOUT +, DOUT - | SubLVDS out | SubLVDS數據鏈路CSI - 1兼容，在正常操作期間有效，掉電或待機時為高阻抗 |
| 4,5 | CLK +, CLK - | SubLVDS時鐘輸出（CSI - 1模式0兼容） | |
| 10 - 15,18,19 | DO - D7 | CMOS in(1) | 像素數據的數據輸入（8個），輸入包含總線保持功能 |
| 20 | VS | 輸入包含總線保持 | 垂直同步（也稱為幀同步），高電平有效 |
| 21 | HS | 輸入包含總線保持 | 水平同步（也稱為行同步），高電平有效 |
| 16 | DCLK | 數據輸入時鐘；輸入包含總線保持 | 代表相機像素時鐘 |
| 7 | TXEN | CMOS in(2) | 用于控制設備進入關機模式，高電平使能，低電平禁用 |
| 24 | FSEL | 頻率選擇，FSEL = 0支持3.5 - 13 MHz的DCLK輸入頻率，FSEL = 1支持7.0 - 27 MHz的DCLK輸入頻率 | |
| 8 | MODE | 模式引腳，用于在VS和HS不同步時生成正確的EOF信號 | |
| 22 | VDDIO | Power Supply/(3) | 輸入D[0:7]、HS、VS和DCLK的IO電源電壓（1.8 V至3.3 V） |
| 23 | VDDD | 數字電源電壓（僅1.8 V） | |
| 17 | GNDD | VDDIO和VDDD的電源地 | |
| 9 | VDDA | PLL和SubLVDS I/O電源電壓（僅1.8 V） | |
| 6 | GNDA | PLL和SubLVDS地 |
2.3 電源模式
- 關機模式：當TXEN端子置低時，設備進入關機模式，所有發射電路關閉，輸出為高阻抗，電流消耗幾乎為零。
- 待機模式：當TXEN為高且DCLK輸入信號頻率小于500 kHz時，設備進入待機模式，除DCLK輸入監視器外的所有電路關閉，輸出進入高阻抗狀態，電流消耗低。
- 主動模式：當TXEN為高且DCLK輸入時鐘頻率高于3 MHz時，設備進入主動模式，電流消耗取決于工作頻率和數據有效負載中的數據轉換次數。
2.4 數據格式支持
支持YUV 422、YUV 420、RGB 888、RGB 565和RAW 8等多種數據格式，但不支持RGB 444、Raw Bayer 10 - bit、Raw Bayer 12 - bit、JPEG 8 - bit、Raw Bayer 6 - bit和Raw Bayer 7 - bit等數據格式。
2.5 同步代碼生成
根據HS和VS的狀態，SN65LVDS315會生成同步代碼（SOF、EOF、SOL和EOL）并包含在流數據中，以確保數據的正確傳輸和幀同步。
三、設計注意事項
3.1 電源供應
為了確保SN65LVDS315的穩定運行，應提供良好的去耦電容。建議在芯片附近安裝一個0.1 μF和一個0.01 μF的電容，并盡量減小去耦電容與IC電源輸入引腳之間的走線長度，以降低電源噪聲。
3.2 布局設計
- 走線彎曲：使用45度彎曲代替直角彎曲，以減少差分走線阻抗的不連續性。
- 元件放置：將信號路徑中的無源元件（如源匹配電阻或交流耦合電容）相鄰放置，以減少走線間距的變化。
- 過孔處理：在布線時，確保過孔間隙部分不會中斷地平面上的回流電流路徑。
- 阻抗控制：使用實心電源和接地平面，以實現100 Ω的阻抗控制和最小的電源噪聲。
3.3 輸入信號處理
為了防止控制輸入產生額外的泄漏電流，所有輸入應保持靜態。TXEN和MODE輸入應保持在VIH或VIL電平，D[0:7]、DCLK、VS和HS輸入包含總線保持功能，可以浮空或拉高/拉低。
四、應用案例分析
4.1 VGA相機應用
在一個VGA相機應用中，假設顯示分辨率為640x480，幀刷新率為30 fps，垂直可見像素為480行，垂直消隱為10行，水平可見像素為640列，水平消隱為5列。通過計算可得：
- 可見區域像素數：640 × 480 = 307,200像素
- 總幀像素數：(640 + 5) × (480 + 10) = 316,050像素
- 消隱開銷：(316,050 - 307,200) ÷ 307,200 = 2.8%
- 像素時鐘頻率：fDCLK = 316.050 × 30 Hz = 9.5 MHz
- DOUT串行數據速率：dR = fDCLK × 8 = 76 Mbps
- CLK輸出時鐘速率：fCLK = f(dR) = 76 MHz
4.2 不同分辨率下的典型應用頻率
| 顯示屏幕分辨率 | 像素數 | 可見開銷 | 幀刷新率 | DCLK像素時鐘頻率 [MHz] | D0上的數據速率 | CLK輸出時鐘速率 |
|---|---|---|---|---|---|---|
| 640x480 (VGA) | 307,200 | 14% | 10 Hz | 3.5 | 28 Mbps | 28 MHz |
| 640x480 (VGA) | 307,200 | 2% | 15 Hz | 4.7 | 38 Mbps | 38 MHz |
| 640x480 (VGA) | 307,200 | 10% | 30 Hz | 10.1 | 81 Mbps | 81 MHz |
| 3 Mpixel | 3,000,000 | 10% | 7 Hz | 23.1 | 185 Mbps | 185 MHz |
| 4 Mpixel | 4,000,000 | 10% | 5 Hz | 22.0 | 176 Mbps | 176 MHz |
| 5 Mpixel | 5,000,000 | 10% | 4 Hz | 22.0 | 176 Mbps | 176 MHz |
| 6 Mpixel | 6,000,000 | 10% | 3 Hz | 19.8 | 158 Mbps | 158 MHz |
| 8 Mpixel | 8,000,000 | 10% | 2 Hz | 17.6 | 141 Mbps | 141 MHz |
| 10 Mpixel | 10,000,000 | 10% | 2 Hz | 22.0 | 176 Mbps | 176 MHz |
| 12 Mpixel | 12,000,000 | 10% | 2 Hz | 25.1 | 201 Mbps | 201 MHz |
五、總結
SN65LVDS315憑借其豐富的功能特性和良好的性能表現，在相機數據傳輸領域具有廣闊的應用前景。電子工程師們在設計過程中，需要充分考慮其引腳功能、電源模式、數據格式支持等方面的特點，并遵循相應的設計注意事項，以確保系統的穩定性和可靠性。希望本文的分析能夠對大家在實際設計中有所幫助，讓我們在電子設計的道路上不斷探索和創新。
各位工程師朋友們，在使用SN65LVDS315的過程中，你們遇到過哪些有趣的問題或者有什么獨特的設計經驗呢？歡迎在評論區分享交流！
-
數據傳輸
+關注
關注
9文章
2201瀏覽量
67579
發布評論請先 登錄
工商網監
評論