SN65LV1023A/SN65LV1224B：10 - 66MHz 高速 LVDS 串行器/解串器的深度剖析

在高速數據傳輸領域，LVDS（低壓差分信號）技術憑借其低功耗、高抗干擾性和高速率傳輸的優勢，成為了眾多應用的首選。TI（德州儀器）推出的 SN65LV1023A 串行器和 SN65LV1224B 解串器組成的芯片組，就是這一領域的佼佼者，能在 10 - 66MHz 時鐘速度下實現高效的數據傳輸。

文件下載：sn65lv1023a.pdf

芯片特性亮點

高速數據傳輸

該芯片組支持 100 - 660Mbps 的串行 LVDS 數據有效負載帶寬，在 10 - 66MHz 的系統時鐘下，能滿足大多數高速數據傳輸的需求。例如，當系統時鐘為 66MHz 時，串行速率可達 792Mbps，而有效數據速率為 660Mbps。

低功耗設計

芯片組的功耗表現出色，在 66MHz 時典型功耗小于 450mW。這對于需要長時間運行且對功耗敏感的應用來說，無疑是一個重要的優勢。

多種工作模式

芯片組具備初始化模式、同步模式、數據傳輸模式、掉電模式和高阻抗模式五種工作狀態，能適應不同的應用場景和需求。

封裝多樣

提供 28 引腳的 SSOP 和節省空間的 5×5mm QFN 封裝，適用于不同的 PCB 布局和設計要求。

寬溫度范圍

工業溫度范圍為 -40°C 至 85°C，能在較為惡劣的環境下穩定工作。

工作模式詳解

初始化模式

在數據傳輸開始前，必須對串行器和解串器的 PLL（鎖相環）進行初始化，使其與本地時鐘同步。當 (V_{CC}) 達到 2.45V 時，每個設備的 PLL 開始鎖定本地時鐘。串行器的本地時鐘是外部提供的發送時鐘（TCLK），解串器則需要在 REFCLK 引腳施加本地時鐘。

同步模式

解串器的 PLL 必須與串行器同步才能接收有效數據，同步方式有兩種：

• 快速同步：串行器可發送特定的 SYNC 模式，解串器能在確定的時間內鎖定串行器信號。通過串行器的 SYNC1 和 SYNC2 輸入選擇發送 SYNC 模式，接收到有效脈沖后，發送 1026 個周期的 SYNC 模式。
• 隨機鎖定同步：解串器無需串行器發送特殊的 SYNC 模式，即可鎖定數據流。這種方式適用于開環應用和解串器熱插拔的情況，但鎖定時間因數據流特性而異。

數據傳輸模式

初始化和同步完成后，串行器從輸入 (D{IN0}-D{IN9}) 接收并行數據，使用 TCLK 輸入鎖存數據，并在串行數據輸出（DO±）以 12 倍 TCLK 頻率發送序列化數據和附加的時鐘位。解串器同步后，使用恢復的時鐘恢復序列化數據。

掉電模式

當不需要數據傳輸時，可使用掉電模式降低功耗。串行器和解串器進入掉電狀態后，PLL 停止工作，輸出進入高阻抗狀態。要退出掉電模式，需將 PWRDN 引腳置高。

高阻抗模式

當 DEN 引腳置低時，串行器進入高阻抗模式；當 REN 引腳置低時，解串器進入高阻抗模式。此時，相應的輸出引腳進入高阻抗狀態，而 LOCK 輸出仍反映 PLL 的狀態。

電氣特性分析

輸入輸出電壓

芯片組的 LVCMOS/LVTTL 輸入輸出電壓規格明確，如高電平輸入電壓 (V{IH}) 為 2V 至 (V{CC})，低電平輸入電壓 (V_{IL}) 為 GND 至 0.8V 等。這些規格確保了芯片與其他電路的兼容性。

電流參數

包括輸入電流 (I{IN})、輸出短路電流 (I{OS})、高阻抗輸出電流 (I_{OZ}) 等。這些參數對于評估芯片的功耗和穩定性至關重要。

串行器和解串器的 LVDS 特性

串行器的 LVDS 輸出具有特定的差分電壓 (V{OD})、偏移電壓 (V{OS}) 等特性；解串器的 LVDS 輸入具有差分閾值電壓 (V{TH}) 和 (V{TL}) 等特性。這些特性保證了 LVDS 信號的質量和可靠性。

應用與布局建議

應用場景

該芯片組適用于無線基站、背板互連、DSLAM 等多種應用場景，能滿足不同領域對高速數據傳輸的需求。

差分走線和端接

為了保證芯片組的性能，建議使用受控阻抗介質和端接電阻。差分走線應盡量靠近，以減少外部磁場干擾和保持恒定阻抗。同時，避免尖銳轉彎和減少過孔數量。

拓撲結構

常見的拓撲結構包括單端接點對點連接、多點配置和多分支配置。不同的拓撲結構適用于不同的應用場景，需要根據具體需求進行選擇。

總結

SN65LV1023A/SN65LV1224B 芯片組以其高速數據傳輸、低功耗、多種工作模式和良好的電氣特性，成為了高速數據傳輸領域的優秀解決方案。在實際應用中，電子工程師需要根據具體需求合理選擇工作模式、優化 PCB 布局和端接方式，以充分發揮芯片組的性能。你在使用這類芯片組時，遇到過哪些挑戰呢？歡迎在評論區分享你的經驗和見解。