SN65LVDS94 LVDS 串行解串接收器：設計與應用全解析

在當今高速數據傳輸的電子領域，LVDS（低電壓差分信號）技術憑借其高速度、低功耗和低電磁干擾等優勢，成為了眾多工程師的首選。今天，我們就來深入探討德州儀器（TI）的一款優秀 LVDS 串行解串接收器——SN65LVDS94。

文件下載：sn65lvds94.pdf

產品概述

SN65LVDS94 是一款高度集成的 LVDS 串行解串接收器，它將四個串行輸入 7 位并行輸出的移位寄存器、一個 7 倍時鐘合成器以及五個低電壓差分信號（LVDS）線路接收器集成在單一集成電路中。這種設計使得它能夠通過五條平衡對導體從兼容的發射器（如 SN65LVDS93 和 SN65LVDS95）接收同步數據，并將其擴展為 28 位單端 LVTTL 同步數據，同時以較低的傳輸速率輸出。

關鍵特性

高速數據處理

支持高達 1.904 Gbps 的吞吐量，非常適合點對點子系統通信，能夠滿足大多數高速數據傳輸的需求。

低 EMI 特性

該接收器具有極低的電磁干擾（EMI），這對于對電磁環境要求較高的應用場景來說至關重要，可以有效減少對其他設備的干擾。

單電源供電

僅需單一的 3.3V 電源供電，典型功耗為 250mW，并且在禁用狀態下功耗小于 1mW，具有出色的低功耗特性。

寬鎖相輸入頻率范圍

鎖相輸入頻率范圍為 20 MHz 至 68 MHz，能夠適應不同的時鐘信號，為設計帶來了更大的靈活性。

高可靠性設計

總線引腳能夠承受 4KV 的 HBM ESD，提供了一定的靜電防護能力，并且滿足或超過 ANSI EIA/TIA - 644 標準，保證了產品的可靠性和兼容性。

無需外部組件

PLL（鎖相環）無需外部組件，簡化了電路設計，降低了成本和 PCB 空間。

功能實現原理

當接收器工作時，高速 LVDS 數據以 7 倍于 LVDS 輸入時鐘（CLKIN）的速率被接收并加載到寄存器中。然后，數據以 CLKIN 的速率卸載到 28 位寬的 LVTTL 并行總線上。片內的鎖相環時鐘合成器電路會生成一個 7 倍時鐘用于內部時鐘，同時為擴展數據生成一個輸出時鐘。SN65LVDS94 在輸出時鐘（CLKOUT）的上升沿呈現有效數據。

電氣特性與工作條件

絕對最大額定值

在使用過程中，需要注意一些絕對最大額定值，如電源電壓范圍為 -0.3V 至 4V，任何端子（除 SHTDN 外）的電壓范圍為 -0.5V 至 Vcc + 0.5V，SHTDN 端子的電壓范圍為 -0.5V 至 Vcc + 3V 等。超出這些額定值可能會導致設備永久性損壞。

功耗評級

不同的封裝在不同溫度下有不同的功耗評級。以 DGG 封裝為例，在 T ≤ 25℃ 時功率評級為 1377mW，隨著溫度升高，功率評級會相應下降。

推薦工作條件

推薦的電源電壓為 3V 至 3.6V，標稱值為 3.3V；SHTDN 引腳的高電平輸入電壓最小為 2V，低電平輸入電壓最大為 0.8V；差分輸入電壓的幅值范圍為 0.1V 至 0.6V 等。

應用案例

16 位總線擴展

在 16 位總線應用中，TTL 數據和時鐘從與背板總線接口的總線收發器到達 LVDS 串行器的 Tx 并行輸入。片內 PLL 將時鐘與輸入的并行數據同步，數據經過多路復用后轉換為 LVDS 信號傳輸。在接收器端，恢復 LVDS 數據和時鐘并轉換回 TTL 信號，再經過解復用為并行格式。

帶奇偶校驗的 16 位總線擴展

在上述應用的基礎上，增加了奇偶校驗位。發送端的收發器/奇偶校驗生成器對數據進行奇偶計算，并將計算結果與數據一起發送。接收端的收發器/奇偶校驗生成器進行奇偶計算并與接收到的奇偶位進行比較，如果檢測到不匹配則會斷言奇偶錯誤輸出。

低成本虛擬背板收發器

通過在子系統序列化鏈路的兩個方向上實現單獨的 LVDS 串行解串芯片組，可以實現虛擬背板收發器（VBT）的概念。根據具體應用，設計者可以在其中加入奇偶校驗和控制信號延遲線等功能，通過合理配置時鐘和控制線可以實現半雙工或全雙工操作。

總結

SN65LVDS94 以其出色的性能和豐富的功能，為電子工程師在高速數據傳輸領域提供了一個可靠的解決方案。無論是在高速總線擴展還是虛擬背板等應用中，它都能發揮出重要的作用。在實際設計中，工程師們需要根據具體的應用需求，合理選擇工作條件，并充分考慮其電氣特性和應用場景，以確保系統的穩定性和可靠性。你在使用類似 LVDS 接收器的過程中遇到過哪些挑戰呢？歡迎在評論區分享你的經驗。