深入解析SN65LVDS93 LVDS串行器：特性、應用與設計要點

在電子工程師的日常工作中，選擇合適的芯片來實現高效的數據傳輸至關重要。今天，我們就來詳細探討一下德州儀器（TI）的SN65LVDS93 LVDS串行器，看看它有哪些特性、適用于哪些應用場景，以及在設計時需要注意的要點。

文件下載：sn65lvds93.pdf

一、SN65LVDS93簡介

SN65LVDS93是一款LVDS（低電壓差分信號）串行器，它可以將28位單端LVTTL（低電壓晶體管 - 晶體管邏輯）數據同步傳輸到五個平衡對導體上，供兼容的接收器（如SN65LVDS94）接收。該芯片集成了四個7位并行加載串行輸出移位寄存器、一個7倍時鐘合成器和五個LVDS驅動器，具有諸多出色的特性。

二、特性亮點

1. 高速數據壓縮與傳輸

支持28:4的數據通道壓縮，吞吐量高達1.904Gbps，非常適合點對點子系統通信，并且具有極低的電磁干擾（EMI），能有效減少對其他設備的干擾。

2. 靈活的時鐘觸發與輸入

輸入總線引腳可承受6kV的人體模型（HBM）靜電放電（ESD），增強了芯片的可靠性。輸入時鐘的上升或下降沿可通過CLKSEL引腳選擇觸發，為設計提供了更多的靈活性。

3. 低功耗與寬工作范圍

僅需單3.3V電源供電，典型功耗為250mW，在禁用狀態下功耗小于1mW，有效降低了能源消耗。數據輸入具有5V容限，工作溫度范圍為 -40°C至85°C，適用于各種工業環境。

4. 無需外部組件

芯片內部集成了鎖相環（PLL），無需外部組件，減少了電路板的空間占用和設計復雜度。輸出滿足或超過ANSI EIA/TIA - 644標準，保證了數據傳輸的穩定性和兼容性。

三、工作原理

當進行數據傳輸時，數據位D0至D27在輸入時鐘信號（CLKIN）的邊沿被加載到寄存器中。CLKIN的頻率被乘以7倍，然后用于以7位切片的方式串行卸載數據寄存器。四個串行數據流和一個鎖相時鐘（CLKOUT）被輸出到LVDS輸出驅動器，CLKOUT的頻率與CLKIN相同。用戶只需通過CLKSEL引腳選擇時鐘邊沿，并可使用SHTDN引腳進行關機/清零操作，以降低功耗。

四、電氣特性與參數

1. 絕對最大額定值

• 電源電壓范圍：-0.5V至4V
• 輸出端子電壓范圍：-0.5V至Vcc + 0.5V
• 輸入端子電壓范圍：-0.5V至5.5V
• 靜電放電：不同類別引腳的ESD承受能力不同，如3A類為6kV等
• 工作溫度范圍：-40°C至85°C
• 存儲溫度范圍：-65°C至150°C

2. 推薦工作條件

• 電源電壓：3V至3.6V，典型值為3.3V
• 高電平輸入電壓：≥2V
• 低電平輸入電壓：≤0.8V
• 差分負載阻抗：90Ω至132Ω

3. 電氣參數

包括輸入電壓閾值、差分穩態輸出電壓幅度、共模輸出電壓等一系列參數，這些參數在不同的測試條件下有明確的取值范圍，為設計提供了精確的參考。

五、應用場景

1. 16位總線擴展

在16位總線應用中，TTL數據和時鐘從與背板總線接口的總線收發器到達LVDS串行器的并行輸入。芯片內部的PLL將時鐘與輸入的并行數據同步，數據被復用并轉換為LVDS信號傳輸，在接收器端再轉換回TTL并解復用為并行格式。

2. 帶奇偶校驗的16位總線擴展

在上述應用的基礎上，增加了奇偶校驗位。發送端的收發器/奇偶生成器對LVTTL數據進行奇偶計算，并將計算結果與數據一起傳輸到接收器。接收器進行LVDS到LVTTL的轉換和奇偶計算，若檢測到不匹配則輸出奇偶錯誤信號。

3. 虛擬背板收發器（VBT）

通過在子系統序列化鏈路的兩個方向上實現單個LVDS串行器芯片組，可以實現VBT的概念。設計師可以根據應用需求選擇是否添加奇偶校驗、延遲線等功能，并通過合理配置時鐘和控制線實現半雙工或全雙工操作。

六、設計要點與注意事項

1. 靜電防護

該芯片的內置ESD保護有限，在存儲或處理時，應將引腳短路或放置在導電泡沫中，以防止MOS柵極受到靜電損壞。

2. 電源與負載

確保電源電壓在推薦范圍內，選擇合適的負載阻抗，以保證芯片的正常工作和數據傳輸的穩定性。

3. 布局與布線

在電路板布局時，應注意LVDS信號的差分對布線，盡量減少信號干擾和串擾。同時，參考示例電路板布局和焊盤設計，確保焊接質量。

七、結語

SN65LVDS93是一款功能強大、性能出色的LVDS串行器，適用于多種數據傳輸應用場景。在設計過程中，電子工程師需要充分了解其特性、參數和應用要求，合理進行電路設計和布局布線，以確保系統的穩定性和可靠性。你在使用類似芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。