該CDCVF2505是一款高性能、低偏斜、低抖動、鎖相環 （PLL） 時鐘 司機。該器件使用 PLL 將輸出時鐘（1Y[0-3] 和 CLKOUT）精確對齊到 頻率和相位的輸入時鐘信號 （CLKIN）。該CDCVF2505的工作電壓為 3.3 V，并且 提供集成串聯阻尼電阻器，使其成為點對點驅動的理想選擇 負荷。

一組五個輸出提供低偏斜、低抖動的CLKIN副本。輸出占空比 循環調整為 50%，與 CLKIN 的占空比無關。設備自動 當沒有輸入信號施加到 CLKIN 時，進入掉電模式。
*附件：cdcvf2505.pdf

PLL的環路濾波器包含在片上。這最大限度地減少了組件數量， 空間和成本。

該CDCVF2505的工作溫度為 –40°C 至 85°C。

由于它基于 PLL 電路，因此CDCVF2505需要穩定時間來 實現反饋信號與參考信號的鎖相。這種穩定性是必需的 在CLKIN上電和施加固定頻率、固定相位信號后，以及 對 PLL 引用的任何更改。

特性

• 用于同步 DRAM 和通用應用的鎖相環時鐘驅動器
• 兼容擴頻時鐘
• 工作頻率：24 MHz 至 200 MHz
• 低抖動（周期間）：< |150 ps|（超過 66 MHz 至 200 MHz 范圍）
• 將一個時鐘輸入分配到一個由五個輸出組成的組（CLKOUT用于調諧輸入輸出延遲）
• 無輸入時鐘時的三態輸出
• 采用3.3V單電源供電
• 采用8引腳TSSOP和8引腳SOIC封裝
• 在掉電模式下功耗低于100 mA（典型值）
• 內部反饋環路用于將輸出同步到輸入時鐘
• 25 Ω片內系列阻尼電阻
• 集成 RC PLL 環路濾波器無需外部元件

參數

方框圖

?1. 核心特性?

• ?PLL時鐘驅動?：專為同步DRAM設計，支持24MHz至200MHz頻率范圍
• ?低抖動性能?：
  • 周期抖動（66-200MHz）：<150ps
  • 集成25Ω串聯阻尼電阻（減少傳輸線反射）
• ?零延遲設計?：通過內部反饋路徑（CLKOUT引腳）實現輸入輸出相位同步
• ?節能模式?：無輸入時鐘時自動進入低功耗模式（<100mA典型值）

?2. 關鍵參數?

• ?電氣特性?：
  • 工作電壓：3.3V±10%（絕對最大值4.3V）
  • 輸出驅動能力：±12mA（LVTTL電平）
  • 傳播延遲：±150ps（66-200MHz頻段）
• ?封裝選項?：
  • 8引腳SOIC（4.9mm×3.9mm）
  • 8引腳TSSOP（4.4mm×3.0mm）
• ?溫度范圍?：工業級（-40°C至85°C）

?3. 功能控制?

• ?輸出使能?：所有輸出可通過PLL鎖定狀態自動控制
• ?初始化要求?：
  • 上電后需100μs穩定時間完成相位鎖定
  • 輸入時鐘占空比要求：30%-70%（推薦50%）

?4. 典型應用?

• 服務器內存模塊時鐘分配
• 工業設備時序控制
• 支持擴頻時鐘（SSC）兼容設計

?5. 設計優勢?

• ?集成化設計?：
  • 內置PLL環路濾波器（無需外部元件）
  • 自動占空比校正（輸出恒定為50%）
• ?熱管理?：
  • TSSOP封裝熱阻：175.8°C/W（結到環境）
  • 符合JEDEC JESD51熱標準

?6. 文檔結構指引?

• ?絕對最大額定值?（Section 7.1）：包含ESD防護等級（HBM 2000V）
• ?時序圖?（Section 8）：測試負載電路與抖動測量方法
• ?典型曲線?（Section 7.8）：傳播延遲/抖動隨頻率變化關系