該CDC7005是一款高性能、低相位噪聲和低偏斜時鐘同步器和抖動清除器，可將壓控晶體振蕩器（VCXO）頻率與基準時鐘同步。可編程預分頻器 M 和 N 為參考時鐘與 VCXO 的頻率比提供了高度的靈活性：VCXO_IN/REF_IN = （NxP）/M。VCXO_IN時鐘的工作頻率高達 800 MHz。通過選擇外部VCXO和環路濾波器組件，可以調整PLL環路帶寬和阻尼因子，以滿足不同的系統要求。五個差分LVPECL輸出中的每一個都可通過串行外設接口（SPI）進行編程。SPI允許單獨控制每個輸出的頻率和使能/禁用狀態。該器件在 3.3V 環境中運行。內置鎖存器確保所有輸出同步。

該CDC7005的工作溫度范圍為 –40°C 至 85°C。
*附件：cdc7005.pdf

特性

• 高性能 1：5 PLL 時鐘同步器
• 兩個時鐘輸入：VCXO_IN時鐘與REF_IN時鐘同步
• 同步頻率高達 800 MHz （VCXO_IN）
• 支持五個差分LVPECL輸出
• 每個輸出頻率可通過 x1、/2、/4、/8 /16 進行選擇
• 所有輸出都是同步的
• 集成低噪聲OPA，用于外部低通濾波器
• 低 PLL 環路帶寬的高效抖動屏蔽
• 低相位噪聲特性
• 相位調整的可編程延遲
• 預分流器環帶寬調整
• SPI可控分頻設置
• 上電控制強制LVPECL輸出在VCC <1.5 V時為3態
• 3.3V 電源
• 采用 64 引腳 BGA（0.8 mm 間距 - ZVA）或 48 引腳 QFN （RGZ） 封裝
• 工業溫度范圍 –40°C 至 85°C

參數

?1. 產品概述?
CDC7005是德州儀器（TI）推出的3.3V高性能時鐘合成器與抖動清除器，專為高頻時鐘同步設計，具有以下核心特性：

• ?同步功能?：支持兩路時鐘輸入（VCXO_IN與REF_IN），最高同步頻率達800 MHz（VCXO_IN）。
• ?輸出配置?：提供5路差分LVPECL輸出，每路可通過SPI編程選擇分頻比（×1、/2、/4、/8、/16），輸出相位噪聲低且支持可調延遲。
• ?集成組件?：內置低噪聲運算放大器（OPA）用于外部低通濾波器設計，支持靈活的環路帶寬調整。
• ?控制接口?：SPI可編程接口，支持分頻比、延遲、電荷泵電流等參數配置。

?2. 關鍵特性?

• ?高性能PLL?：支持頻率比VCXO_IN/REF_IN = (N×P)/M，通過外部VCXO和濾波器組件可定制環路帶寬。
• ?低抖動與低偏斜?：優化的相位噪聲性能，輸出偏斜低至30 ps（同頻模式下）。
• ?電源管理?：3.3V供電，工業級溫度范圍（-40°C至85°C），支持上電輸出三態保護。

?3. 封裝與引腳?

• ?封裝選項?：64引腳BGA（0.8 mm間距）或48引腳QFN（RGZ）。
• ?關鍵引腳?：
  • ?控制接口?：CTRL_LE（SPI使能）、CTRL_CLK（時鐘）、CTRL_DATA（數據）。
  • ?狀態指示?：STATUS_LOCK（鎖相狀態）、STATUS_REF/VCXO（輸入時鐘有效性）。
  • ?模擬接口?：CP_OUT（電荷泵輸出）、OPA_IN/OUT（運算放大器接口）。

?4. 應用場景?

• ?高速數據轉換器時鐘?：如DAC5686等插值DAC的采樣時鐘生成，支持多路相位對齊輸出（±200 ps偏斜）。
• ?通信系統?：3G基站中的時鐘分配，支持245.76 MHz高頻與61.44 MHz數據時鐘同步。

?5. 電氣特性?

• ?相位噪聲性能?（典型值）：
  • 10 Hz: -105 dBc/Hz
  • 100 kHz: -152 dBc/Hz
• ?功耗?：全輸出激活時典型電流265 mA（3.6V供電）。

?6. 設計支持?

• ?參考電路?：提供被動環路濾波器設計示例（如圖7），優化相位噪聲與穩定性。
• ?文檔擴展?：參考應用筆記SCAA067獲取VCXO選型與相位噪聲測試數據。

?7. 注意事項?

• ?熱管理?：需確保封裝散熱焊盤接地，BGA封裝熱阻54°C/W（無氣流）。
• ?SPI時序?：嚴格遵循CTRL_LE/CLK/DATA的建立/保持時間（詳見圖1時序圖）。

本文檔完整覆蓋CDC7005的功能、配置、電氣參數及典型應用，適用于高頻時鐘系統的硬件設計參考。