由 EDA2 主辦的第三屆設計自動化產業峰會 IDAS 2025于9月16日在杭州國際博覽中心盛大落幕。作為國內首家EDA上市公司、關鍵核心技術具備國際市場競爭力的EDA領軍企業，概倫電子受邀參加峰會，通過主題演講、專題論壇承辦、展臺展示等形式充分展示了公司領先的EDA核心技術和卓越的創新能力，并希望聯動產業鏈上下游企業，共建有生命力和競爭力的EDA產業生態，以價值驅動，攜手中國EDA下一程。

9月15日上午舉行的主論壇上，概倫電子總裁楊廉峰博士受邀發表《價值驅動，攜手中國EDA下一程 —— 共建有生命力和競爭力的EDA產業生態》主題演講。他提出以“價值驅動”為核心，通過技術、流程、生態三重創新，不斷提升EDA的價值鏈層次，攜手產業伙伴，共建有生命力和競爭力的中國EDA產業生態。

楊廉峰表示，中國EDA產業雖發展時間較短，但成長迅速。2021至2024年，A股EDA板塊三家上市公司營收從約10億元增至22億元，營業收入、員工總數、研發投入分別增長2.2倍、2.3倍、4.3倍，展現出強勁發展勢能。隨著我國EDA產業持續向國際水平靠攏，展望未來三至五年，可以給中國EDA設立一個100億元人民幣的營收目標，勉勵業界同仁共同迎接這個挑戰。

當前EDA已成為芯片競爭力的核心引擎，隨著工藝節點邁向3nm，其產業價值愈發凸顯，全球EDA行業估值指標大幅攀升。但中國EDA仍面臨“價值差距”挑戰，2024年中國EDA三大上市公司營收僅占中國IC設計業產值0.34%，人均營收12萬美元，距離國際水平有較大差距。

中國的EDA產業要實現100億元的目標，就需要不斷提升價值鏈的層次，從提升工具價值到提升整體競爭力：第一是工具的競爭力，第二是流程或方法學的競爭力，第三是生態的競爭力。

對此，楊廉峰提出“技術創新→流程創新→生態創新”的突破路徑。技術層面，持續創新，做最好的工具，助力先進工藝和高端芯片研發。概倫電子一直在身體力行，從做業界最領先的建模和仿真EDA單項工具到打造應用驅動的、業界領先的全流程解決方案，助力高端存儲、SoC、模擬芯片的設計、驗證和YPPA優化，通過AI賦能、鯤鵬原生，打造業界最快、最精準的FIP K庫工具。同時，在流程創新方面，概倫已有連續十余年DTCO方法學的探索和積累，基于關鍵EDA工具，推動形成了DTCO解決方案，提升YPPA & TTM，持續引領流程和方法學創新。生態建設上，攜手EDA2和生態合作伙伴，以“漢擎”底座、AI賦能的全開放生態為核心，打造創新的設計平臺，實現更高效和更開放的定制電路設計全流程覆蓋。

楊廉峰呼吁全行業秉持“合作共贏、有序競合”理念，不斷提升中國EDA產業的價值，攜手共建有生命力和競爭力的中國EDA生態，助力中國EDA產業突破瓶頸，實現高質量發展。

當天下午，概倫電子承辦的存儲器設計與制造、工藝及設計使能兩大專題分論壇也如期舉行。

存儲器設計與制造分論壇由概倫電子副總裁馬玉濤主持，并致歡迎辭。

隨后，清華大學副研究員潘立陽老師發表《大數據時代的3D-DRAM存儲技術探析與展望》技術演講，對下一階段3D DRAM的發展趨勢進行分析，從新型單元電路到3D集成技術，系統闡述了3D DRAM前沿技術的發展;

概倫電子高級總監鄧雨春進行《存儲器電路定制設計：仿真需求迭代與全場景解決方案》技術演講，他闡釋了存儲電路設計的挑戰和全場景需求的迭代進程，并展示概倫電子NanoSpice家族中的NanoSpice Pro X/X/MS作為FastSPICE、SPICE和混合信號仿真和驗證的領先技術，疊加全面可靠性分析,和國產鯤鵬服務器適配，能覆蓋存儲器全場景仿真需求;

上海交通大學汪毅賢分享《高可靠領域的良率與AI+可靠性篩選技術》報告，他指出，良率隨著功能和Die尺寸不斷增長，愈發嚴峻。車規芯片面臨質量、成本與市場競爭的多重挑戰。通過AI賦能，將重構車規芯片價值鏈條，包括測試效能躍遷、交付周期壓縮，以及零缺陷交付;

分論壇下半場，由概倫電子總監任繼杰開場，他發表了題為《提升存儲器設計良率，high-sigma仿真的原理和工程實踐》的技術演講。他表示，存儲器設計良率面臨嚴峻挑戰，電路需要分析極低概率事件，即high-sigma仿真。high-sigma應用于電路良率評估與優化、PVT擴展和SSTA。概倫電子high-sigma仿真解決方案NanoYield應用于SRAM單元、SRAM IP全芯片margin分析、標準單元電路和DRAM敏感放大器(Sense Amplifier);

行芯科技技術規劃總監李荔分享《芯片深度定制流程中的DTCO探索》報告。他提到，Test Driven Design是敏捷開發中的一項核心實踐，把敏捷開發的過程推到極致，關注質量的企業尤其看重。而隨著軟件設計方法學的演進，Sign-off Driven DTCO成為最終驗證的關口，助力實現用工具打造流程，這對設計需求的傳遞，以及國產EDA生態發展至關重要;

最后，北京大學鮑霖分享《AI時代的存儲器與存內技術發展》研究報告。他表示，底層單元與工藝集成方面的突破是存儲器技術發展的核心，先進封裝技術在存儲器領域扮演著越來越重要的角色。存算一體技術有望突破馮·諾依曼架構的存儲墻瓶頸，新型存儲技術日趨成熟，將進一步推動存算芯片的發展。異構存算可實現多存儲器間的優勢互補，進一步提升芯片能效。

工藝及設計使能分論壇由概倫電子高級副總裁劉文超博士主持，并致歡迎辭。

概倫電子高級經理秦朝政發表《賦能芯片設計制造： DTCO在COT能力建設中的應用》技術演講。他表示，DTCO是現代半導體制造中的關鍵方法學，它通過在芯片設計階段就同步考慮制造工藝的限制和特性，實現設計與工藝的深度協同優化。在COT應用場景中，DTCO顯得尤為重要，因客戶自有工藝技術往往具有獨特的工藝特性和限制條件，需要針對性的設計優化策略。概倫電子能夠幫助晶圓代工廠與設計公司緊密合作，根據客戶特定的工藝需求和技術路線，定制化地優化器件工藝、設計規則、器件結構和版圖布局，確保客戶的專有技術能夠在代工平臺上實現最佳的性能表現和制造良率，從而支持客戶在特定應用領域的技術差異化和競爭優勢;

浙江創芯的王瀚峰以《AI賦能芯片虛擬制造技術與開源定制化PDK研發》為主題，探討了人工智能在半導體虛擬制造環節的應用。他重點介紹了基于機器學習技術的工藝仿真與優化方法，可大幅縮短工藝開發周期。同時，他也分享了公司在開源PDK方面的探索，旨在降低先進工藝的設計門檻，推動行業生態共建;

在立芯軟件首席科學家王堃的技術報告《3D DRC：AI輔助3DIC設計規則檢查》中，他系統分析了當前3DIC設計面臨的主要挑戰，尤其是在設計規則檢查(DRC)階段的復雜性。通過引入人工智能技術，他的團隊開發出了一種高效、高精度的3D DRC工具，可在早期發現潛在的結構沖突和性能瓶頸，從而提高芯片設計的可靠性和迭代效率;

論壇下半場中，西安交大微電子學院副院長張國和教授發表《多敏感單元皮拉尼真空傳感器傳熱機理與模型》技術演講，團隊圍繞多敏感單元皮拉尼真空傳感器展開研究，深入剖析敏感單元微納尺度熱傳導機理，建立傳感器數值模型并結合制程開展了設計工藝協同優化，研發的雙差分融合與陣列式融合傳感器，在測量范圍、靈敏度上顯著提升，有望替代國外產品，滿足多領域真空監測需求;

九同方的高級算法專家溫馨博士發表了《面向先進制程的跨尺度多物理場仿真平臺：快速工藝模擬的集成與應用》演講。她強調，在納米乃至原子尺度的先進工藝中，多物理效應(如熱、力、電、磁耦合)對器件性能的影響日益顯著。她介紹的仿真平臺支持快速工藝仿真與優化，為下一代芯片技術開發提供重要支撐;

概倫電子研發總監章勝發表《助力芯片設計競爭力提升——特征提取產品的應用、實踐和案例分享》技術演講。他分享到，概倫電子特征提取產品具有ARC自動化提取、支持高精確性Moment-Based LVF和IO CCB CCS Noise模型、以及萬核級分布式并行算力加速技術的優勢，為行業提供高精準、高靈活性、快速易操作的多算力平臺適配的標準單元庫特征化解決方案。概倫K庫產品和團隊高度關注客戶的應用場景，既提供支撐先進工藝的高效EDA產品，也提供定制化單元K庫模型和流程，同時注重設計和K庫一致性的方法學研究，為客戶提供三維一體全方位的產品技術支撐，助力客戶打造有競爭力的產品。展望未來，概倫將依托特征提取和驗證領域的技術積累，打造標準單元庫自動化建庫平臺，實現高效且可用的工藝、架構、設計、K庫、驗證的閉環式平臺型解決方案。

峰會現場，概倫展臺展示其應用驅動的存儲芯片EDA全流程方案、完備的Design Enablement解決方案以及半導體參數測試產品和解決方案，為參會者提供了直觀了解公司核心產品和技術的機會，搭建了交流合作的平臺。

通過本次IDAS峰會，概倫電子希望進一步聯合產業鏈上下游和EDA合作伙伴，加強與行業的技術交流與合作，助力構建開放協作、有生命力和競爭力的EDA產業生態。