面向國家在集成電路EDA領(lǐng)域的重大需求，芯華章攜手全國首家集成電路設(shè)計領(lǐng)域國家級創(chuàng)新中心——EDA國創(chuàng)中心，針對日益突出的芯片設(shè)計驗證痛點，強強聯(lián)手，共同推出具有完全自主知識產(chǎn)權(quán)的基于LLM的數(shù)字芯片驗證大模型ChatDV。

立足技術(shù)創(chuàng)新與產(chǎn)品服務(wù)，芯華章已經(jīng)在系統(tǒng)級驗證領(lǐng)域建立起完整的數(shù)字驗證全流程工具鏈，擁有超200件專利申請，服務(wù)包括芯擎科技、黑芝麻、燧原科技、飛騰、中科院軟件所、天數(shù)智芯、芯來科技、加特蘭微電子、鯤云科技、曦智科技等數(shù)十家業(yè)內(nèi)知名企業(yè)。

為打造“數(shù)字芯片驗證智能體”，EDA國創(chuàng)中心審慎評估后，選用芯華章GalaxSim高性能邏輯仿真工具用于大模型生成代碼的仿真驗證，以及GalaxFV形式化驗證工具用于針對故障代碼的反例數(shù)據(jù)收集，將AI技術(shù)與設(shè)計驗證深度融合，革新了傳統(tǒng)芯片驗證各個環(huán)節(jié)的工作模式。

芯華章GalaxSim在性能上已經(jīng)和國際主流仿真器相當(dāng)，并原生支持鯤鵬、飛騰等國產(chǎn)服務(wù)器，且已在多個基于ARM平臺的國產(chǎn)構(gòu)架上測試通過。

芯華章與中興微電子聯(lián)合研發(fā)基于大語言模型（LLM）的SVA生成，打造出具有差異化優(yōu)勢產(chǎn)品GalaxFV，解決在高性能處理器芯片設(shè)計中，復(fù)雜時序邏輯的手工編寫耗時耗力、容易因邊界條件遺漏導(dǎo)致驗證漏洞的問題。在中興微的項目實測中，該系統(tǒng)展現(xiàn)出強大的場景適配能力，且復(fù)雜斷言開發(fā)效率提升40%以上，原本需要3天的調(diào)試周期縮短至數(shù)小時。

在深度融合項目實踐中，芯華章與中興微電子、EDA國創(chuàng)中心合作發(fā)布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》，兩篇研究成果成功入選2025 DVCon China論文。這些研究成果錨定AI驅(qū)動驗證技術(shù)前沿，既深入解析復(fù)雜斷言生成系統(tǒng)如何借助LLM實現(xiàn)效率突破的技術(shù)細節(jié)，也全面探討國產(chǎn)大模型在EDA領(lǐng)域規(guī)模化應(yīng)用的方法論，為行業(yè)貢獻了可復(fù)用的技術(shù)路徑與實踐參考。

以芯華章驗證技術(shù)為底層引擎，ChatDV能夠自動完成斷言SVA、測試向量TB、參照模型Reference Model的生成以及RTL代碼錯誤自動調(diào)試，使芯片開發(fā)效率提升超過10倍，驗證成本降低10倍。在英偉達等學(xué)術(shù)與工業(yè)級測試中，ChatDV表現(xiàn)卓越，在超300個基準(zhǔn)上實現(xiàn)語法糾錯率100%，功能糾錯率83%。

對芯華章而言，AI帶來的機遇遠不止于工具層面的突破，更在于與客戶建立深度協(xié)同、實現(xiàn)價值共創(chuàng)的契機。未來，芯華章將持續(xù)提供更加高效、可靠的驗證解決方案，攜手合作伙伴，讓芯片驗證EDA成為國產(chǎn)差異化優(yōu)勢領(lǐng)域。

關(guān)于EDA國創(chuàng)中心

國家集成電路設(shè)計自動化技術(shù)創(chuàng)新中心（簡稱EDA國創(chuàng)中心）是經(jīng)科技部于2022年12月批準(zhǔn)成立的我國集成電路設(shè)計領(lǐng)域首個國家級技術(shù)創(chuàng)新中心。中心聚焦下一代電子設(shè)計自動化（EDA）技術(shù)突破，以"智能EDA——計算一切電路"為理念，合成海量集成電路設(shè)計數(shù)據(jù)，研制電路生成專用工具，創(chuàng)新基于AI大模型的集成電路設(shè)計新范式，賦能集成電路設(shè)計產(chǎn)業(yè)。