據報道，臺積電在近期舉行的IEDM 2023會議上制定了芯片封裝計劃，其中包括提供擁有萬億晶體管能力的封裝產品，該計劃與早前英特爾所披露的規劃相似。然而，需要注意的是，這個萬億晶體管并非指單個芯片封裝的總量，而是源于多個3D封裝小芯片。盡管如此，臺積電仍在全力以赴提高單片芯片的制造潛能，爭取開發出含有兩千億晶體管的封裝芯片。

為達成此目標，公司正加緊推進N2和N2P級別的2nm制造節點研究，并同步發展A14和A10級別的1.4nm加工工藝，預計到2030年可以實現。此外，臺積電預計封裝技術，如CoWoS、InFO、SoIC等會不斷優化升級，使他們有望在2030年前后打造出超萬億晶體管的大規模封裝解決方案。

值得一提的是，臺積電在本次會議中還透露他們已全面啟動1.4nm級制作流程研發工作。同樣，該公司再次確認，按照原定計劃，2nm級制造流程將從2025年起進入大規模商業化。