国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

鎖相環回路濾波器設計伽馬優化參數

電子設計 ? 來源:網友電子設計發布 ? 作者:網友電子設計發布 ? 2021-12-20 14:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

假設您已經通過迭代信息傳遞相位邊限和回路頻寬在鎖相環(PLL)上花了一些時間。遺憾地是,還是無法在相位噪聲、雜散和鎖定時間之間達成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過伽馬優化參數?

伽馬優化參數

伽馬是一個數值大于零的變量。當伽馬等于1時,相位邊限在回路頻處會達到最大值(圖1)。很多回路濾波器設計方法設伽馬值為1,這是個很好的起點,但還有進一步優化的空間。

pYYBAGGKW7qADIC_AADGUw6nkWY556.png

圖1:伽馬等于1時的波德圖

伽馬能夠有效用于優化帶內相位噪聲,尤其是因壓控振蕩器 (VCO) 帶來的提升斜率。此外,如果因為鑒相器頻率限制和電荷泵電流,您無法獲得更高的回路頻寬,伽馬能夠幫助您打破最大可實現回路頻寬的限制。不過,如果您將伽馬值設置的很大,則會明顯延長鎖定時間。

圖2所示為伽馬對相位噪聲的影響。回路頻寬和相位邊限相同,而伽馬值不同。伽馬值越高,由于噪聲整形回路濾波器平緩度提升,VCO的提升斜率也會變低。

pYYBAGGKW7yAe8fsAAC2YJOQvos694.png

圖2:相位噪聲vs伽馬值為1.0882時(a);相位噪聲vs伽馬值為3.747時(b)

圖3所示為二階回路濾波器下可實現的最大回路頻寬 vs 不同的伽馬值。鑒相器頻率及電荷泵電流保持不變。

poYBAGGKW7-AVFWiAAClh2gv3aE858.png

圖3:回路頻寬vs伽馬值

如果設計目標為 100kHz 回路頻寬,45 度相位邊限,當伽馬值限制為1時,您最多只能得到79kHz的回路頻寬。然而,如果您能接受更高的伽馬值,如伽馬值等于8,則可以實現設計目標。此時,回路頻寬為96.6kHz,相位邊限為43.4度。

但較高的伽馬值也有其蔽處:鎖定時間更長。圖4所示為不同伽馬值下200MHz頻率躍變的鎖定時間;回路頻寬和相位邊限保持不變。當伽馬值和回路頻寬分別為1和3.7,穩定容差在±100Hz范圍內,模擬鎖定時間值分別為46.5μs與118μs。

pYYBAGGKW8GAY3MrAACXK1AdEJA419.png

圖4:鎖定時間vs伽馬值

使用案例

只要伽馬值優化參數不限于1,您就有更多的自由去開發您的PLL環。例如,如果目標是實現最小時基誤差,通常,您需要將回路頻寬與相位邊限設置為更高的數值。如果伽馬值等于1,由于相位邊限響應的峰值與回路頻寬一致,您可能無法得到期望的高回路頻寬值。這種情況下,您可以通過設置大于1的伽馬值,犧牲鎖定時間。這樣,您就可以得到更高的回路頻寬值。

了解如何利用PLLatinum?仿真工具快速計算伽馬值和PLL值。在“功能等級”復選框中選擇“高級”,打開伽馬優化參數選項。

審核編輯:何安淇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    162

    文章

    8412

    瀏覽量

    185718
  • 模擬
    +關注

    關注

    7

    文章

    1447

    瀏覽量

    85384
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Altera公司鎖相環IP核介紹

    鎖相環(PLL,Phase Lock Loop)的主要作用是實現輸出時鐘對輸入參考時鐘的相位與頻率的精確跟蹤和同步。鎖相環(PLL)的主要模塊包括相位頻率檢測(PFD)、電荷泵、環路濾波器
    的頭像 發表于 03-06 15:58 ?51次閱讀
    Altera公司<b class='flag-5'>鎖相環</b>IP核介紹

    探索CDC516:高性能3.3V鎖相環時鐘驅動

    探索CDC516:高性能3.3V鎖相環時鐘驅動 在電子設計領域,時鐘驅動對于確保系統的穩定運行至關重要。今天我們要深入探討的是德州儀器(Texas Instruments)的CDC516,一款
    的頭像 發表于 02-10 14:55 ?107次閱讀

    CDC2516:高性能鎖相環時鐘驅動的深度解析

    CDC2516:高性能鎖相環時鐘驅動的深度解析 在電子設計領域,時鐘驅動是確保系統穩定運行的關鍵組件之一。今天,我們就來詳細探討一款高性能的鎖相環時鐘驅動
    的頭像 發表于 02-10 14:50 ?124次閱讀

    CDC509:高性能3.3V鎖相環時鐘驅動

    CDC509:高性能3.3V鎖相環時鐘驅動 在電子設計領域,時鐘驅動是一項關鍵技術,尤其是在同步DRAM應用中,需要高精度、低抖動的時鐘信號來確保數據的準確傳輸。德州儀器(Texas
    的頭像 發表于 02-10 14:40 ?204次閱讀

    CDCVF2505 3.3 - V 時鐘鎖相環時鐘驅動:設計與應用指南

    CDCVF2505 3.3 - V 時鐘鎖相環時鐘驅動:設計與應用指南 作為電子工程師,在設計電路時,時鐘驅動的選擇至關重要。今天我們來深入探討 Texas Instruments
    的頭像 發表于 02-10 14:25 ?134次閱讀

    CDCVF25081:高性能鎖相環時鐘驅動深度解析

    CDCVF25081:高性能鎖相環時鐘驅動深度解析 引言 在電子設計領域,時鐘驅動起著至關重要的作用,它直接影響著系統的穩定性和性能。今天我們要深入探討的是德州儀器(TI)的CDCVF25081
    的頭像 發表于 02-10 14:20 ?125次閱讀

    TLC2932A高性能鎖相環芯片詳解:設計與應用指南

    介紹的是德州儀器(TI)推出的TLC2932A高性能鎖相環芯片,它具有出色的性能和豐富的功能,能為工程師們的設計帶來更多便利和可能性。 文件下載: tlc2932a.pdf 一、TLC2932A概述 TLC2932A專為鎖相環系統設計,主要由壓控振蕩
    的頭像 發表于 02-10 11:10 ?159次閱讀

    探索TLC2933A高性能鎖相環:特性、應用與設計要點

    ,了解其特性、工作原理及應用中的設計要點。 文件下載: tlc2933a.pdf 一、TLC2933A概述 TLC2933A專為鎖相環系統設計,主要由電壓控制振蕩(VCO)和邊緣觸發型相位頻率檢測
    的頭像 發表于 02-10 11:10 ?173次閱讀

    ?CDCVF2510 3.3V鎖相環時鐘驅動技術文檔總結

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環 (PLL) 時鐘驅動。它使用鎖相環 (PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。它專為
    的頭像 發表于 10-08 10:00 ?767次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環</b>時鐘驅動<b class='flag-5'>器</b>技術文檔總結

    ?CDCVF2510A 3.3V鎖相環時鐘驅動技術文檔總結

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環 (PLL) 時鐘驅動。該CDCVF2510A使用鎖相環 (PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時鐘 (CLK
    的頭像 發表于 09-22 09:21 ?466次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環</b>時鐘驅動<b class='flag-5'>器</b>技術文檔總結

    基于鎖相環的無軸承同步磁阻電機無速度傳感檢測技術

    使用場合。為實現無軸承同步磁阻電機高速超高速、低成本、實用化運行,提出了一種基于鎖相環法的無速度傳感自檢測技術。通過應用鎖相環原理,設計出無軸承同步磁阻電機無速度傳感,并基于 Matlab
    發表于 07-29 16:22

    高壓放大器在鎖相環穩定重復頻率研究中的應用

    頻率的鎖相環理論和關鍵器件,以及結果分析。 測試設備: 高壓放大器、光電探測、低通濾波器、比例積分控制、PZT等。 圖1:穩定重復頻率的鎖相環
    的頭像 發表于 06-06 18:36 ?700次閱讀
    高壓放大器在<b class='flag-5'>鎖相環</b>穩定重復頻率研究中的應用

    Analog Devices Inc. ADF4382x小數N分頻鎖相環 (PLL)數據手冊

    Analog Devices ADF4382x小數N分頻鎖相環 (PLL) 是一款高性能、超低抖動、小數N分頻鎖相環 (PLL)。它集成了壓控振蕩 (VCO),是5G或數據轉換時鐘
    的頭像 發表于 06-04 11:15 ?1081次閱讀
    Analog Devices Inc. ADF4382x小數N分頻<b class='flag-5'>鎖相環</b> (PLL)數據手冊

    鎖相環(PLL)電路設計與應用(全9章)

    內容介紹本文檔主要介紹鎖相環(PLL)電路的設計與應用,內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL電路中環路濾波器的設計方法、PLL電路的測試與評價方法、PLL特性改善技術
    發表于 04-18 15:34

    OptiSystem應用:增益平坦濾波器優化

    擇過濾器組件,可視化工具選項卡應選擇雙端口分析。 設置優化 優化參數設置 優化元件選擇增益平坦
    發表于 04-10 08:49