盡管 10nm 以下芯片制造工藝的突破已經愈加艱難，但以臺積電為代表的業內領先企業，并沒有因此而放緩研發的步伐。該公司上周表示，其 3nm 工藝的開發進展順利。目前看來，臺積電已經摸清了道路，且已經開始接觸早期客戶。在面向投資者和金融分析師的電話會議上，臺積電首席執行官兼聯合主席 CC Wei 宣布了這一消息。

他表示：“我司在 N3 節點的技術開發上進展很順利，并且已經與早期客戶就技術定義進行了接觸。我們希望 3nm 制程可進一步加大臺積電在未來的行業領導地位”。

因 N3 技術仍處于早期開發階段，臺積電目前尚未談及具體的特征、及其相較于 N5 的優勢。該公司稱已評估所有可能的晶體管結構選項，并未客戶提供了非常好的解決方案。

N3 規范正在開發之中，臺積電相信它將滿足其業內領先的合作客戶的要求。事實上，臺積電已確認 N3 將是全新的工藝，而不是 N5 的簡單改進或迭代。

作為該公司主要競爭對手之一的三星，則計劃采用 3nm（3GAAE）技術。同時可以肯定的是，臺積電 3nm 節點將同時使用深紫外（DUV）和極紫外（EUV）光刻設備。

由于臺積電的 N5 工藝使用了 14 層 EUV，因此 N3 使用的層數可能會更高。作為全球最大的半導體合約制造商，其似乎對 EUV 的進展感到非常滿意，并認為該技術對其未來的發展至關重要。