PCB設計過程中工程師幾乎必做的事就是給每個電源管腳（Vcc、Vdd等）加上一個0.1uF的陶瓷電容，并在某些地方加上更大容量的極性電容，幾乎成了每天吃飯必定要吃碗米一樣的事情了，但Why呢？

為什么要加這些電容？

為什么要加0.1uF的？

為什么有時還要加其它值的電容？

在PCB上這些電容放在哪里？

這些我們習以為常的事情細究起來困擾著很多硬件工程師，即便做了很多項目的老司機也未必能給你講清楚這里面的關系，不信你問問你們實驗室的大哥？

還有一個讓很多人抓狂的問題 - Decoupling Cap（去耦電容）和Bypass Cap（旁路電容）的區別，看到很多文章的作者把這倆概念的區別講得貌似斬釘截鐵，但讀下來卻發現其實作者也并不真正清楚，當然也不排除我自己的閱讀能力出現了問題，不信你從網上搜幾篇文章讀讀，越發的糊涂。

作為一個實用主義者，我從來不在乎概念如何叫，只是從功能上來理解為什么。

很多文章都從晶體管級別深入分析了為什么要加去偶電容，既有圖又有公式，貌似揭示了真相，但這些分析看半天你未必看懂，看懂了未必能記住，蘇老師今天不講高深的理論，從宏觀上讓大家清楚為什么就可以了。

本質上我們設計的所有電路可以像下圖一樣抽象一下：

板子上有n個不同的負載（比如某個運放電路、MCU的內核、MCU的IO、ADC、時鐘），每個負載都需要穩定地供電 - 電壓穩定、干凈，電流充足，在此圖上我只畫出2個負載進行舉例；

電源產生電路，它為每個負載提供能源

每個負載要正常工作，前提就是負載上的供電電壓要穩，如果是5V，就得是盡可能干凈的5V，如下圖：

（手畫的，有點不平，意思到了）

但該負載內的器件們工作起來，都要動態地吸收電流，供電電壓就變成了下面的鳥樣子：

也就是在5V的DC上疊加了各種高頻率的噪聲，這些噪聲是由于器件對供電電流的需求導致的電壓波動，可以看成是在DC 5V上“耦和”了由于器件工作帶來的AC噪聲。

這樣耦和了AC的DC供電電壓不僅會影響本負載區域內的電路的工作，也會影響到其它連接在同一個VCC上的其它負載的工作，有可能導致那些負載的電路工作出現問題。

怎么辦呢？當然就是把每個地區的問題控制在該地區范圍內嘍：

電源供電取決于變換的方式，其供電本身在DC上就有紋波，因此我們需要在電源輸出Vout端要有電容C1（我們可以看成是國家糧倉）負責將供電電壓上的噪聲降到盡可能的低，完全為零是不可能的，因為完美的世界從來都不存在，只要不影響后面負載的正常工作即可。

既然每個負載工作起來會導致其電源出現額外的波動，那就讓波動在本地盡可能降低，且不影響到其它負載的工作。降低負載供應波動影響的方式就是加強能即時響應的供給（本地糧庫） - 通過備用的供給平滑掉主供給快速反應方面的不足。電容的本性就是儲能，用電容來做備用電能提供供給也就能平滑掉負載瞬間的需求帶來的波動（不同的電容響應速度也不同，且聽下文分解），保證該負載的電壓盡可能穩定，也就是將有可能耦和到DC上的AC給去除掉（去耦的含義1），同時由于讓本地的DC穩定，降低了對其它負載的波及（去耦的含義2）