芯片制造的刻蝕工藝科普

在半導體制程工藝中，有很多不同名稱的用于移除多余材料的工藝，如“清洗”、“刻蝕”等。如果說“清洗”工藝是把整張晶圓上多余的不純物去除掉，“刻蝕”工藝則是在光刻膠的幫助下有選擇性地移除不需要的材料，從而創建所需的微細圖案。半導體“刻蝕”工藝所采用的氣體和設備，在其他類似工藝中也很常見。

刻蝕工藝的特性

“刻蝕”工藝具有很多重要的特性。所以，在了解具體工藝之前，有必要先梳理一下刻蝕工藝的重要術語，請見下圖：

▲ 圖2: 等向性刻蝕與非等向性刻蝕的特點

第一個關鍵術語就是“選擇比”，該參數用于衡量是否只刻蝕了想刻蝕的部分。在反應過程中，一部分光刻膠也會被刻蝕，因此在實際的刻蝕工藝中，不可能100%只刻蝕到想移除的部分。一個高選擇比的刻蝕工藝，便是只刻蝕了該刻去的部分，并盡可能少地刻蝕到不應該刻蝕材料的工藝。

第二個關鍵詞，就是“方向的選擇性”。顧名思義，方向的選擇性是指刻蝕的方向。該性質可分為等向性（Isotropic）和非等向性（Anisotropic）刻蝕兩種：等向性刻蝕沒有方向選擇性, 除縱向反應外，橫向反應亦同時發生；非等向性刻蝕則是借助具有方向性的離子撞擊來進行特定方向的刻蝕，形成垂直的輪廓。試想一個包裹糖果的包裝袋漏了一道口子，如果把整塊糖連包裝袋一起放入水中，一段時間后，糖果就會被溶解。可如果只向破口處照射激光，糖果就會被燒穿，形成一個洞，而不是整塊糖果被燒沒。前一現象就好比等向性刻蝕，而后一現象就如同非等向性刻蝕。

第三個關鍵詞，就是表明刻蝕快慢的“刻蝕速率（Etching Rate）”。如果其他參數不變，當然速率越快越好，但一般沒有又快又準的完美選擇。在工藝研發過程中，往往需要在準確度等參數與速率間權衡。比如，為提高刻蝕的非等向性，需降低刻蝕氣體的壓力，但降壓就意味著能夠參與反應的氣體量變少，這自然就會帶來刻蝕速率的放緩。

最后一個關鍵詞就是“均勻性”。均勻性是衡量刻蝕工藝在整片晶圓上刻蝕能力的參數，反映刻蝕的不均勻程度。刻蝕與曝光不同，它需要將整張晶圓裸露在刻蝕氣體中。該工藝在施加反應氣體后去除副產物，需不斷循環物質，因此很難做到整張晶圓的每個角落都是一模一樣。這就使晶圓不同部位出現了不同的刻蝕速率。

刻蝕的種類：濕刻蝕（Wet Etching）與干刻蝕（Dry Etching）

刻蝕也像氧化工藝一樣，分為濕刻蝕（Wet Etching）和干刻蝕（Dry Etching）。還記得上一篇我們說到，取名“濕法”氧化的原因是因為采用了水蒸氣與晶圓反應，而刻蝕中的“濕”則意味著將晶圓“浸入液體后撈出”。濕刻蝕的優點是刻蝕速率相當快，且只采用化學方法，所以“選擇比”較高。但其問題是只能進行等向性（Isotropic）刻蝕。如果把晶圓浸入液體中，液體就會自由流動與材料發生反應，光刻膠背面的受保護部分也會與液體發生反應，被快速溶解腐蝕，準確度較差。而且，如果光刻膠破口很小，液體刻蝕劑將受自身表面張力影響，無法穿過破口。用***繪制了微細的圖形后，若不能照圖形制成電路，也只是徒勞。因此，如今在制作半導體核心層時，一般不采用濕刻蝕的方法。

▲ 圖3:?在光刻膠破口內自由流動的液體刻蝕劑

干刻蝕則泛指采用氣體進行刻蝕的所有工藝，即在晶圓上疊加光刻膠“模具”后，將其裸露于刻蝕氣體中的工藝。干刻蝕可分為等離子刻蝕、濺射刻蝕和反應性離子刻蝕（RIE, Reac tive Ion Etching）。與濕刻蝕不同，這些干刻蝕工藝采用各種不同的方式來刻蝕材料，所以，可以一目了然地說明非等向性和等向性刻蝕的特點。例如，采用化學反應的干刻蝕為等向性刻蝕，采用物理反應的刻蝕則為非等向性刻蝕。最近，隨著RIE（非等向性高、刻蝕速率高的一種干刻蝕方法）成為主流，干刻蝕具有非等向性的認識已成了一種共識（RIE的具體工藝請見下面的詳述內容）。

刻蝕的種類：按去除材料的方法劃分

去除晶圓上材料的方法大致可分為化學方法和物理方法兩種：

化學方法就是采用與指定材料易反應的物質進行化學反應。光刻膠下面有許多要去除的物質，如在氧化工藝中生成的氧化膜或在沉積工藝中涂敷的一些其他物質等。化學方法就是采用易與想去除的材料產生反應，卻不與光刻膠發生反應的物質，有針對性地去除材料。當然，根據要去除的材料，所使用的刻蝕劑（氣體或液體）也不同。常用刻蝕劑有以氟或氯為基礎的化合物等。化學方法的優點是“高選擇比”，可以只去除想去除的材料。

物理方法是借助具有高能量的離子撞擊晶圓表面，以去除材料，這種方法叫濺射刻蝕（Sputtering）。該方法先把氣體（主要使用惰性氣體）氣壓降低，再賦予高能量，使氣體分解為原子（+）與電子（-）。此時，朝晶圓方向施加電場，原子就會在電場作用下加速與晶圓發生沖撞。

這種方法的原理很簡單，但在實際工藝中，僅憑這一原理很難達成目的。低氣壓意味著參加反應的氣體量少，刻蝕速率當然就會慢下來。而且，采用物理方法時，會移除較大面積的本不該去除的材料。物理方法采用強行用力刻出材料的方法，發生沖撞時不會區分“應該”還是“不應該”去除的材料。（在后續介紹沉積工藝的沉積氣體時也會說到濺射方法，大家不妨記住，有助于下文的理解。）

因此，在實際的刻蝕工藝中，我們主要采用將化學和物理方法相結合的反應性離子刻蝕（RIE, Reactive Ion Etching）。RIE屬于干刻蝕的一種，它將刻蝕氣體變成等離子，以進行刻蝕。具體而言，這種方法在設備內投入混合氣體（反應氣體與惰性氣體）后，賦予氣體高能量，使其分解為電子（Electron）、陽離子（Positive Ion）和自由基（Radical）。質量較輕的電子基本上起不了什么作用，而在電場中向陽離子施加沖向晶圓方向的加速度，就會發生物理刻蝕。陽離子具有正電荷，在電場中加速時方向性很強。到這里，是不是與物理方法沒什么兩樣呢？

自由基：指氣體具有不成對電子等高反應性的狀態。

▲ 圖4: RIE工藝概要

然而，在這一過程中，陽離子還會起到一個作用：弱化被撞擊材料的化學鍵。電場使陽離子徑直向前發射出去，會集中撞到圖4所示的紅色部分。側壁化學鍵穩固，而正面化學鍵因撞擊被弱化。隨后接觸具有極高化學活性的自由基，正面材料便會有更高的刻蝕速率，最終造就非等向性很高的刻蝕。

可見，等離子刻蝕技術可謂是“一舉三得”：① 生成陽離子，產生物理性刻蝕；② 使被刻蝕材料的化學鍵變弱；③ 還能提高刻蝕氣體的反應性。既取了化學刻蝕之長 —— “高選擇比”，又不失物理刻蝕的優點 ——“非等向性刻蝕”。

當然，即便采用RIE，僅憑刻蝕工藝也很難100%得到所需的圖形。如果要解決其他問題，還需要改變氣體組合、采用硬掩模（Hard Mask）的其他工藝或新材料的幫助。

硬掩膜（Hard Mask）：為防止因圖形微細化而造成光刻膠上的圖形被破壞，在其下方額外添加的掩模版

刻蝕氣體與附加氣體

刻蝕工藝中所使用的氣體非常重要。從上述內容中可以看出，刻蝕工藝的核心就是化學反應。所以，我們要根據想去除的材料，選擇相應的刻蝕劑（Etchant）進行刻蝕。選擇刻蝕氣體時，要衡量反應生成的副產物是否容易被去除、刻蝕選擇比是否夠高和刻蝕速率是否足夠快等因素。經常采用的刻蝕氣體有氟（F）、氯（CI）、溴（Br）等鹵族元素化合物。

▲ 圖5: 等離子刻蝕氣體的種類（摘自：（株）圖書出版HANOL出版社[半導體制造技術的理解443p])

在半導體的制程中，晶圓表面會涂敷各種物質。因此，從理論上來講，要刻蝕的材料有無數種。我們主要舉幾個代表性的例子。比如，硅（Si）系列元素采用氟系氣體可以輕易去除。硅遇氟立即反應生成很容易被氣化的氟化硅。SiF4就是氟化硅的一種，在標準大氣壓下，其熔點為-90.3℃。也就是說，反應后生成的SiF4將立即氣化成氣體消散，即在晶體表面發生刻蝕的同時立刻變成氣體。

常用作絕緣或保護膜的二氧化硅（SiO2）也很容易被含氟氣體去除。與純硅不同，二氧化硅已經是硅元素與氧結合形成的穩定化合物（硅燃燒后的粉塵），所以需要使用發熱的氣體才能將其去除。氟與碳（C）結合的氣體便是常用于去除二氧化硅的刻蝕氣體。通過發熱反應，該氣體可奪取與氧氣結合的硅原子。

HKMG、BEOL等工藝則需要刻蝕金屬性材料。金屬性材料一般易與鹵族元素（氯、氟等）發生反應，但其副產物的熔點非常高，所以很難去除。以銅為例，銅與氣體反應產生的副產物熔點在1,000℃以上。也就是說，銅遇到刻蝕氣體后，晶圓表面就會像生了銹一樣，想去除這層“銹”，需要向晶圓施加1,000℃的高溫，但這樣一來其他重要的電子元件就很有可能被燒毀。因此，即便銅具有非常出色的電氣特性，它卻在鋁的電氣特性逼近物理極限時才被引進作為材料。而且，為了克服銅的這種“缺陷”，還需引進名為鑲嵌（Damascene）的新工藝。所以，大家要時刻記住，重點并不在于新材料本身是否具有良好的物理特性，而是在于與其一同引進的新工藝是否與已有工藝相匹配，可以實現量產。

其實，在實際工藝中，我們很難根據要去除的材料挑選出完美的刻蝕氣體。例如，對去除硅奏效的氣體對去除二氧化硅也同樣奏效（反之亦然）。如果硅與二氧化硅同在，但想更多地去除其中一種材料怎么辦？這時，如何制作混合氣體成了關鍵。例如，調高氟氣中的碳比例，發熱反應就會更加激烈， SiO2的選擇比自然就會變高。

附加氣體也很重要。我們可以通過在刻蝕氣體添加氧氣（O2）、氮氣（N2）和氫氣（H2）等各種其他附加氣體，使刻蝕氣體具有某種特性。例如，在去除硅時附加氫氣，可生成提高非等向性刻蝕的內壁。此外，還可添加部分惰性氣體。其中，氖氣（Ne）就是非常典型的惰性氣體之一，它在可調節刻蝕氣體濃度的同時，還可提供物理性刻蝕的效果。

HKMG（High-K Metal Gate）: 可有效減少電流泄露的新一代MOSFET柵極；是一種以金屬代替傳統的多晶硅（Polysilicon）柵極并以高介電（High-K）取代氧化硅絕緣膜的晶體管。

后端工藝（BEOL，Back End Of the Line）：通過細微的金屬布線在多達數十億個電子元器件之間形成連接的工藝

鑲嵌（Damascene）：為使用銅作為金屬布線材料所需的工藝。該工藝先刻蝕金屬布線的位置，隨后沉積金屬，再通過物理方法去除多余的部分。

結論：提高密度的另一個抓手

一言以蔽之，刻蝕工藝就是結合物理和化學方法以形成微細圖案的半導體制程工藝的核心。刻蝕雖然不能像***一樣，直接繪制精密的圖形，但可通過調節氣體比例、溫度、電場強度和氣壓等各種參數，使晶圓的數千億個晶體管具有相同的圖形。

近來，以進一步升級***來提高密度的方法已達到了瓶頸。刻蝕工藝的重要性自然更加突顯。CPU和AP等產品中的鰭式場效電晶體（FinFET）就是很好的一個案例。

尤其對于SK海力士這種半導體存儲器制造商來說，動態隨機存儲器（DRAM）和閃存（NAND）等主打產品對刻蝕工藝的依存度非常高。比如，DRAM中裝載數據的電容（Capacitor）要堆疊得更高，而NAND則需要先實現三維化，一次刻蝕就要穿透100多層。由于這些產品必然會不斷拉高深寬比（Aspect Ratio），為確保可靠度，開始刻蝕的部分與底邊直徑要相差無幾。可見刻蝕工藝有待解決的問題仍然很多。

鰭式場效電晶體（FinFET，Fin Field-Effect Transistor）：三維MOSFET的一種，因電晶體的形狀與魚鰭相似而得名。

深寬比（Aspect Ratio，也稱縱橫比）：刻蝕高度與寬度的比值。深寬比越高就表示穿透得越深。