一文詳解RCD緩沖電路的工作原理

在實(shí)際的SMPS測試中，總會看到電壓尖峰和振蕩波形，電壓尖峰和振蕩波形有哪些潛在危害呢？電壓尖峰會導(dǎo)致器件超出電壓限制，進(jìn)而受損，同時，會導(dǎo)致電路EMI性能下降。

緩沖電路可降低電壓尖峰，抑制振蕩，保護(hù)器件。

電壓尖峰和振蕩是怎么來的？感性器件和容性器件共存于一個電路中，事實(shí)上，寄生電感和寄生電容是不可避免的，當(dāng)阻尼系數(shù)小于1時，則電路的電阻組件無法有效抑制電感和電容之間的能量交換，當(dāng)出現(xiàn)激發(fā)事件時，就相當(dāng)于圖中所示的開關(guān)狀態(tài)轉(zhuǎn)變。

在圖1中，當(dāng)開關(guān)狀態(tài)變化后，電容電壓變到這個等級。在圖2中，當(dāng)開關(guān)狀態(tài)變化后，電容電壓變到這個等級，當(dāng)電容器達(dá)到第一個峰值電壓，就會開始將能量返回電感器和電壓源。隨后，電能在電感器（電壓源）和電容器之間傳輸，振蕩由此而來。

如何限制圖1中的峰值電壓，抑制振蕩呢？通過較大的電容器續(xù)流電感器中的電流，可降低電感器峰值電壓，例如，用16uH的電感器和2A的初始電流，給256pF的電容器供電，則峰值電壓為500V，在右圖，增加了一個二極管和較大的10nF電容器，在200V初始電壓下，峰值電壓可降至213.3V,這就是RCD緩沖電路的工作原理。

一般，反激開關(guān)中有兩種緩沖電路，一個是RCD緩沖電路，用于在MOSFET關(guān)斷時，鉗位反激初級側(cè)MOSFET的峰值電壓，另一個是RC緩沖電路，用于在MOSFET開通時，限制整流二極管的峰值電壓，降低震蕩幅度。

在下面案例中，緩沖電路測試數(shù)據(jù)基于具有下列參數(shù)的評估板。7.2W反激變換器，輸入為90~264Vac,輸出電壓為12V，最大電流為0.6A，測試峰值漏源電壓（Vds)波形時，所用輸入為220Vac,輸出電阻為25R,輸出電流為0.48A。采用RCD緩沖電路時，峰值漏源電壓為452V，去掉RCD后，Vds為513V，表明RCD電路可將電壓尖峰降低61V。

如何確定Rsn,Csn和Dsn的設(shè)計參數(shù)呢？

RCD緩沖電路實(shí)際是將漏感內(nèi)存儲的電能傳輸?shù)骄彌_電容器（Csn),并通過Rsn耗散電能。

MOSFET峰值電流（Ipk)和開關(guān)頻率根據(jù)電源設(shè)計要求確定。

設(shè)計RCD緩沖電路時，預(yù)先設(shè)定緩沖電容器電壓（Vcsn)和反射電壓（VR),VR時次級輸出繞組通過變壓器匝比的反射電壓.

當(dāng)MOSFET關(guān)斷時，Lk電流保持初始方向，忽略流向Coss的電流，假設(shè)全部電流流向Csn,相當(dāng)于電感器與電壓源串聯(lián)，為電容器充電，故可從公式1計算出漏感的放電時間。從公式2算出Lk對Csn的充電功率，進(jìn)入電容器的電能要被電阻Rsn消耗，可用公式3計算。

Tsw是開關(guān)周期時長，fsw是開關(guān)頻率。

在反激中，臨界占空比如下，一般來說，最大占空比在70%左右，對于80~375V的常見DC輸入電壓范圍，反射電壓的范圍是60~120V，計算Vcsn時，用下面的公式設(shè)置K和Prsn.

右圖是Psn/Plk與K以及Vds與K的關(guān)系。K越大，Rsn的損耗越小，Vds越高，Vcs_max取決于最大輸入電壓，MOSFET耐壓和MOSFET的電壓裕量。

例如Vin_max=375V,使用700V MOSFET，Vmar=100V,則VCsn_max為225V，同時考慮VCsn和Prs,一般建議K值比介于1.5~3n，利用k的公式，VCsn為225，Vr=75V,為該設(shè)計選擇k為3，以達(dá)到較高的效率。

確定VCsn和Vr后，通過公式4計算Rsn的值，選擇一個開關(guān)周期放電后的最小可接受Csn(Vl)值。VL應(yīng)始終高于(Vin+Vr),VH為Vcsn的初始值.

放電時間大約等于開關(guān)時間（Tsw).Vc上升曲線時整體RC放電曲線的一小部分。這就是Csn曲線計算公式的推導(dǎo)。

Dsn選用快速二極管，注意二極管的耐壓要大于等于MOSFET的耐壓，1A的二極管可至少滿足100W的反激。因?yàn)镈sn的正向?qū)〞r間非常短，僅有幾百納秒，左側(cè)高亮區(qū)域放大后如右圖，Dsn的反向恢復(fù)特性對Vds峰值電壓和振蕩有明顯的影響，正如實(shí)測波形所示，電感器對Csn充電后，Vcsn出現(xiàn)壓降，這源于Dsn的反向恢復(fù)，在Dsn恢復(fù)時間內(nèi)，Csn會釋放部分電能，這之后Vds小于（Vin+Vcsn),Lk和Coss將會共振一小段時間，正常情況下， Trr為500nS的Dsn可滿足數(shù)十瓦的反激功率。如果開關(guān)頻率高，且散熱條件差，應(yīng)當(dāng)使用超快速二極管，Trr要小于100nS。

對于Dsn選用慢管，注意左側(cè)高亮區(qū)域放大后，如右圖。若選用慢管，Trr約為1.5uS，Csn將會傳輸更多電能至次級側(cè)，因此，Vcsn下降才比快速二極管大了很多。低速二極管的反向電流很軟，因而隨后的振蕩也很小。但慢管只適用于小功率，建議小于10W。因?yàn)槁軐⒊惺芨嗟墓模珼sn內(nèi)溫度會較高。

反激次級側(cè)，MOSFET開啟時，次級電壓Vsec的初始值介于（-Vout)和（+Vout)之間，這里以初始次級i電壓Vsec_ini等于+Vout 作為最糟糕情況進(jìn)行分析。在MOSFET開啟器件，C的電壓將會達(dá)到（Vout+Vin/n），在這一過程中其降幅作用，可降低二極管的電壓尖峰，

首先先看提高或降低電容和電阻值分別對瞬態(tài)有何影響。當(dāng)R不變，電容越高，電壓下沖越小，越平緩地過度至穩(wěn)定狀態(tài)，但電容越高，功耗越大。當(dāng)C保持不變，電阻值最優(yōu)，可實(shí)現(xiàn)最小的下沖電壓。高于或低于最優(yōu)電阻都會提高下沖電壓。

為簡化計算，我們把帶有RC緩沖的電路分解成2個二階電路，分別加以分析，將C短路，得到電路1，該電路的無振蕩條件如右圖。斷開Cd,得到電路2，該電路的無振蕩條件也如右圖。

進(jìn)一步了解C和Cd的關(guān)系對2個二階電路的影響。使C等于m*Cd,若R能滿足下面的不等式，則兩個電路能同時滿足無振蕩條件。也可以通過圖來表示，橫軸為m，縱軸時Rcr_2和Rcr_1的比值。Y軸≤1時，m≥16.2個電路均滿足無振蕩條件，但在實(shí)際應(yīng)用中，當(dāng)C是Cd的16倍時，會引起較高損耗。在滿足效率的同時，需要全面考慮降低下沖或者振蕩的極限。一般來說，m在2.5~10之間時可接受的。

在實(shí)際應(yīng)用中，C＝m*Cd,m通常為2.5~10,因此，如果電路1的頻率用這一公式計算，則兩個電路的固有頻率右如下關(guān)系。如果Wn1>Wn2，則電路1的峰值電壓比電路2來得早。由于功耗，m無法達(dá)到16,因此我們需要判斷哪個電路是導(dǎo)致峰值電壓得主要原因。為此，我們做一個實(shí)際的反激案例來確定RC。

通過以下6個步驟確定RC:

測量MOSFET開啟時無RC電路的Vcd振蕩頻率。如波形所示，該頻率為40MHz；

使R=0,選擇合適得電容，將頻率降低大約一半，如波形所示，選擇C=470pF，頻率約為13MHz；

計算Cd和Lk的值。Cd=64p,Lk=266nH.(這個因?yàn)轭l率是講大概的，所以要按實(shí)際測試去算，僅參考）

計算R的功率損耗：R的功耗實(shí)際由電容C充放電造成電阻上的損耗。這里用這個公式計算出充放電損耗。R的總損耗如下。例如C=470,560,820pF的功率損耗。此外，需要使用額定功率是Pr兩倍以上的電阻。

計算臨界阻尼Rcr_1和Rcr_2，為計算較低的損耗，使用470pF電容，并用RC=33R,470pF的組合。，以及RC=47R,470pF組合來測試結(jié)果。Vin=220V,Iout=0.48A,如右圖，電阻對振蕩抑制有較好的效果。結(jié)果表明，電路2是導(dǎo)致峰值電壓的主要原因，但這不代表47R就是最終選擇。?還需要考慮其它情況。

當(dāng)電路進(jìn)入CCM模式，整流二極管出現(xiàn)反向恢復(fù)，使得Lk具有高的初始電流，導(dǎo)致Vd電壓尖峰上升。

可以看到，C=470pF,和Iout=0.48A保持不變，R下降時，峰值電壓上升，使得電路2成為峰值電壓的主要原因。然而，最糟糕的情況是當(dāng)輸出短路時，Lk會帶著最高的初始電流。這些波形顯示同樣的電容和下降的R，但輸出未短路。當(dāng)輸出短路，R下降時，峰值電壓下降。使得電路1成為導(dǎo)致峰值電壓的主要原因。因此，加入Rsn很高，會減少進(jìn)入電路2的電能，可能導(dǎo)致電路1成為導(dǎo)致電壓尖峰的主要原因。因此在CCM中，有必要降低Rsn,以減少尖峰電壓。