便攜式技術(shù)的發(fā)展使人們?cè)絹碓揭蕾嚪涓C電話、PDA和導(dǎo)航系統(tǒng)這類便攜式裝置。隨著處理器技術(shù)的不斷進(jìn)步，過去幾年中大容量存儲(chǔ)器件的設(shè)計(jì)和開發(fā)呈指數(shù)級(jí)增長。例如，從蘋果公司的iPod Mini到尺寸更小的iPod Nano產(chǎn)品，重新設(shè)計(jì)的關(guān)鍵部件不是速度更快的處理器，而是采用閃存取代了硬盤。這些裝置的可靠性取決于存儲(chǔ)器的正確設(shè)計(jì)和測(cè)試。

在開發(fā)和測(cè)試存儲(chǔ)器件方面，工程師面臨著許多挑戰(zhàn)。要獲得更低的消費(fèi)價(jià)格，就要不斷削減測(cè)試成本和時(shí)間。一直以來，設(shè)計(jì)團(tuán)隊(duì)不得不為每個(gè)設(shè)計(jì)購買或租賃昂貴的高端存儲(chǔ)器測(cè)試設(shè)備。而PC的普及和FPGA技術(shù)的發(fā)展則催生出一種用于驗(yàn)證存儲(chǔ)器件的新型、低成本測(cè)試設(shè)備?；赑C的混合信號(hào)平臺(tái)，諸如圖1所示的PXI（用于儀器的PCI擴(kuò)展）測(cè)試系統(tǒng)，可以安裝在工程師的桌面上并提供比其它方案成本更低的、測(cè)試所必需的功能。利用這些平臺(tái)，工程師可以盡早測(cè)試其設(shè)計(jì)，并將測(cè)試貫穿到整個(gè)開發(fā)過程之中。

本文將探討存儲(chǔ)器測(cè)試解決方案的開發(fā)以及驗(yàn)證功能和物理連接所需的測(cè)試設(shè)備功能。并分析除了滿足存儲(chǔ)器基本功能測(cè)試之外，如何擴(kuò)展測(cè)試能力。

存儲(chǔ)器測(cè)試的主要目標(biāo)是驗(yàn)證存儲(chǔ)器件上的每一個(gè)存儲(chǔ)位都能夠可靠地儲(chǔ)存數(shù)據(jù)。驗(yàn)證存儲(chǔ)器件所需的關(guān)鍵測(cè)試包括驗(yàn)證物理連接、檢查存儲(chǔ)器的每一位并描述器件特征。采用基于PC的平臺(tái)，例如PXI，工程師可以利用標(biāo)準(zhǔn)的編程語言（例如NI LabVIEW和C/C++）開發(fā)定制、低成本測(cè)試系統(tǒng)，以滿足存儲(chǔ)器測(cè)試的要求。

驗(yàn)證物理連接（包括存儲(chǔ)器地址和數(shù)據(jù)I/O線）對(duì)于確保數(shù)據(jù)被正確存儲(chǔ)在所期望的位置至關(guān)重要。地址線規(guī)定每一個(gè)操作的存儲(chǔ)位置，而雙向數(shù)據(jù)線負(fù)責(zé)將數(shù)據(jù)輸入和輸出存儲(chǔ)器。如果有一個(gè)物理連接發(fā)生故障，其它測(cè)試也會(huì)出錯(cuò)。

存儲(chǔ)器的功能測(cè)試由數(shù)字測(cè)試設(shè)備執(zhí)行的一系列讀寫操作構(gòu)成。每次執(zhí)行讀操作之后，測(cè)試系統(tǒng)將讀取的數(shù)據(jù)與期望值做比較。測(cè)試數(shù)據(jù)線不需要重復(fù)通過存儲(chǔ)器中的每個(gè)地址。例如，一個(gè)4位存儲(chǔ)器只需要4次寫和讀操作，以完全驗(yàn)證數(shù)據(jù)線并核查粘著性（stuck-at）故障。通過選擇單一地址，初始化時(shí)存儲(chǔ)器各位均置為“0”，采用“進(jìn)位置1”模式寫入數(shù)據(jù)，工程師就可以高效地測(cè)試數(shù)據(jù)線。圖2所示為4位存儲(chǔ)器件的“進(jìn)位置1”模式。測(cè)試的第一步是把“1000”寫入期望的位置，然后，對(duì)該地址進(jìn)行初始化讀操作。如果存儲(chǔ)器返回的數(shù)據(jù)與所寫入的數(shù)據(jù)相匹配，那么就表明該數(shù)據(jù)線功能正確。采用不同的測(cè)試模式，工程師可通過類似步驟驗(yàn)證地址線和每一個(gè)存儲(chǔ)位。

圖1：應(yīng)用于桌面的PXI混合信號(hào)測(cè)試系統(tǒng)。

盡管一些數(shù)字儀器可以執(zhí)行這種簡(jiǎn)單的測(cè)試，但要測(cè)試更復(fù)雜的存儲(chǔ)器件則需要成百上千的讀寫操作。如果用軟件執(zhí)行比較讀入數(shù)據(jù)與每次讀操作后的期望響應(yīng)，那么測(cè)試時(shí)間可能會(huì)成指數(shù)級(jí)增長。

為了將使空閑時(shí)間減到最小，先進(jìn)的測(cè)試設(shè)備支持基于每個(gè)周期和每個(gè)通道的雙向通信。先進(jìn)的測(cè)試儀器可以在一個(gè)時(shí)鐘周期內(nèi)從存儲(chǔ)器讀取并比較數(shù)據(jù)，而無需讓存儲(chǔ)器件停下來重新配置，或把數(shù)據(jù)傳輸?shù)絇C上進(jìn)行比較。隨著基于FPGA的儀器的應(yīng)用增多，除了0和1之外，新型和現(xiàn)有硬件還支持邏輯狀態(tài)的測(cè)量。為了驗(yàn)證來自存儲(chǔ)器的數(shù)據(jù)，測(cè)試向量利用特定的狀態(tài)來定義何時(shí)數(shù)字儀器應(yīng)該主動(dòng)接收數(shù)據(jù)以及期望響應(yīng)值是什么。例如，國家儀器公司的PXI- 6552數(shù)字波形發(fā)生器/分析儀利用能支持6個(gè)不同通道狀態(tài)的FPGA，根據(jù)測(cè)試向量中的數(shù)據(jù)重新配置儀器的行為。

圖2. “進(jìn)位置1”模式。

隨著存儲(chǔ)器技術(shù)的發(fā)展，改變測(cè)試模式和存儲(chǔ)器芯片的測(cè)試方法變得日益重要。通過采用可置于桌面的基于PC的測(cè)試儀器，工程師就能夠獲得所需要的靈活性和用戶定制特性。

超越功能測(cè)試

在一項(xiàng)設(shè)計(jì)成功通過所有功能測(cè)試之后，工程師能夠獲得被測(cè)器件更詳細(xì)的特性。公共測(cè)試包括描述存取時(shí)間和電器規(guī)范的特征，例如電壓范圍。采用模塊化測(cè)試平臺(tái)（例如PXI）的工程師可以擴(kuò)展他們的測(cè)試系統(tǒng)，以包括更多的儀器，如數(shù)字化儀、數(shù)字萬用表和RF儀器。PXI還提供內(nèi)置功能，例如為儀器間的相位一致性提供定時(shí)和同步功能，并具有構(gòu)建高通道數(shù)測(cè)試系統(tǒng)的能力。

采用數(shù)字儀器，如NI 6552數(shù)字波形發(fā)生器/分析儀，工程師可執(zhí)行存儲(chǔ)器件全部特征的提取，而無需增加額外的測(cè)試設(shè)備。采用NI LabVIEW這樣的軟件，工程師能夠創(chuàng)建一個(gè)測(cè)試，掃描用于與存儲(chǔ)器件通信的電平以驗(yàn)證最小工作電壓。圖3所示在LabVIEW中這種測(cè)試的結(jié)果。其中，水平軸表示被測(cè)電壓，垂直軸表示接收到的錯(cuò)誤位百分比。從圖中很容易推出存儲(chǔ)器件的最小工作電壓為2.43V。

圖3.存儲(chǔ)器件最小工作電壓的特征。

如果存儲(chǔ)器件被嵌入較大的數(shù)字裝置之中，就需要對(duì)成品進(jìn)行額外的測(cè)試。工程師通過復(fù)用進(jìn)行驗(yàn)證設(shè)計(jì)和數(shù)字存儲(chǔ)器件的相同測(cè)試設(shè)備，可以降低測(cè)試成本。因?yàn)榇蠖鄶?shù)數(shù)字裝置都有相同的基本測(cè)試需求、獲取或生成用于分析的測(cè)試向量，因而工程師可重新配置硬件和用戶接口，以便在單一平臺(tái)上創(chuàng)建廣泛的虛擬儀器。

隨著開發(fā)新技術(shù)的壓力日益增大，工程師面臨優(yōu)化其測(cè)試成本和測(cè)試時(shí)間的挑戰(zhàn)?；赑C和FPGA技術(shù)的、低成本的商用測(cè)試設(shè)備，已經(jīng)幫助工程師實(shí)現(xiàn)了在桌面上執(zhí)行強(qiáng)大的、混合信號(hào)原型測(cè)試。利用軟件可重配置的硬件，工程師還可以在一臺(tái)基于PC的平臺(tái)上開發(fā)多種定制測(cè)試系統(tǒng)。此外，采用虛擬儀器方法，工程師可以通過軟件定義通用測(cè)量硬件的功能，因而測(cè)試系統(tǒng)就成為驗(yàn)證存儲(chǔ)器和其它混合信號(hào)器件設(shè)計(jì)的重要策略。

責(zé)任編輯：gt