伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DFT之MBIST存儲器內建自測試原因

快樂的芯片工程師 ? 來源:快樂的芯片工程師 ? 2024-05-19 09:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

MBIST是Memory Build-In-Self Test的簡稱,意為存儲器內建自測試。“內建”的含義是指針對存儲器的測試向量不是由外部測試機臺(ATE:Auto-Test-Equipment)生成,而是由內建的存儲器測試邏輯自動產生,并進行結果的對比。MBIST測試中,只需要從機臺通過JTAG標準接口下達測試的指令,就可以從TDO接口獲取測試結果。

c8a20cc2-152e-11ef-b74b-92fbcf53809c.png

為什么要進行內建自測試呢?原因主要有:

a)存儲器在很小的面積內集成了很多存儲單元,對ATE的測試成本過高,不適用于從外部灌入針對存儲器的測試向量;

b)Memory測試的特殊性——需要測試的單元很多,但分布規整,可利用算法批量產生測試向量;

c)在線測試的需求——汽車電子的安全性,需求在芯片運行時仍保持在線測試(即不依賴測試機臺,可集成于板級、芯片內或由軟件調用,來實現隨時隨需的測試),隨時排除可能出現的故障。

因此我們可總結出內建自測試的優勢:因為測試向量由內部邏輯生成,相應模塊可同被測試的存儲器一同工作在內部的高速功能時鐘下,而無需由機臺慢速時鐘移入測試向量,可節省大量的測試時間;另一方面,對比驗證也同樣交給內部邏輯自行完成,測試機臺只需要收集測試結果,也可大幅減少測試時間。代價是內建自測試的邏輯對面積的占用很高,也不具備自由配置或更改測試向量的條件。

c8bca60e-152e-11ef-b74b-92fbcf53809c.png

MBIST技術的缺點是增加了芯片的面積并有可能影響芯片的時序特性,然而,隨著存儲器容量的增加,這種方法所增加的芯片面積所占的比例相對很小,而且這種測試技術還有很多其它技術優勢。首先它可以實現可測性設計的自動化,自動實現通用存儲器測試算法,達到高測試質量、低測試成本的目的;其次MBIST電路可以利用系統時鐘進行“全速”測試,從而覆蓋更多生成缺陷,減少測試時間;最后它可以針對每一個存儲單元提供自診斷和自修復功能。

此外MBIST的初始化測試向量可以在很低成本的測試設備上進行。所以,從高測試質量、低測試成本的角度考慮,MBIST是目前嵌入式存儲器測試設計的主流技術。


審核編輯:劉清
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 存儲器
    +關注

    關注

    39

    文章

    7750

    瀏覽量

    172078
  • JTAG
    +關注

    關注

    6

    文章

    415

    瀏覽量

    75207
  • DFT
    DFT
    +關注

    關注

    2

    文章

    237

    瀏覽量

    24093

原文標題:DFT 之 MBIST存儲器內建自測試

文章出處:【微信號:快樂的芯片工程師,微信公眾號:快樂的芯片工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    DFT設計—MBIST算法測試

    當SoC上有超過80%的芯片面積被各種形式的存儲器占用之時,存儲器DFT測試已經變得非常重要。
    的頭像 發表于 12-09 09:56 ?8866次閱讀
    <b class='flag-5'>DFT</b>設計—<b class='flag-5'>MBIST</b>算法<b class='flag-5'>測試</b>

    FinFET存儲器的設計挑戰以及測試和修復方法

    現在,隨著FinFET存儲器的出現,需要克服更多的挑戰。這份白皮書涵蓋:FinFET存儲器帶來的新的設計復雜性、缺陷覆蓋和良率挑戰;怎樣綜合測試算法以檢測和診斷FinFET存儲器具體缺
    發表于 09-30 13:48 ?4283次閱讀
    FinFET<b class='flag-5'>存儲器</b>的設計挑戰以及<b class='flag-5'>測試</b>和修復方法

    IC測試中三種常見的可測性技術

    法是一種針對時序電路芯片的DFT方案.其基本原理是時序電路可以模型化為一個組合電路網絡和帶觸發(Flip-Flop,簡稱FF)的時序電路網絡的反饋。內建自測試  
    發表于 12-15 09:35

    F28069的CAN通訊將自測試改成正常模式無法正常工作

    自己做的板子,現在用F28069調試CAN通信,應用controlsuite例程自測試功能,可以運行,收發正常,將自測試改成正常模式,就無法正常工作
    發表于 09-07 11:24

    多片SRAM的可測試設計怎么優化?

    測試設計顯得尤為重要。對于單片或者數量很小的幾片嵌入式SRAM,常用的測試方法是通過存儲器內建自測試M
    發表于 10-25 06:28

    dft測試性設計

    dft測試性設計,前言可測試性設計方法之一:掃描設計方法可測試性設計方法之二:標準IEEE測試訪問方法可
    發表于 07-22 09:10

    Arm PMC-100可編程MBIST控制技術參考手冊

    /關機或檢測到奇偶校驗或糾錯碼(ECC)錯誤時執行測試。 它是可編程的和高度參數化的,因此,它可以與任何支持在線存儲器內建自測試(MBIST
    發表于 08-17 07:10

    嵌入式存儲器內建自測試的一種新型應用

    嵌入式存儲器內建自測試的一種新型應用孫華義 鄭學仁 閭曉晨王頌輝吳焯焰 華南理工大學微電子研究所廣州 510640摘要:當今,嵌入式存儲器在SoC 芯片面積中所占的比例越來
    發表于 12-20 09:26 ?38次下載

    高速互連自測試技術的原理與實現

    芯片間的互連速率已經達到GHz量級,相比較于低速互連,高速互連的測試遇到了新的挑戰。本文探討了高速互連測試的難點,傳統互連測試方法的不足,進而介紹了互連內建
    發表于 07-31 17:00 ?15次下載

    Flash存儲器內建自測試設計

    內建自測試是一種有效的測試存儲器的方法。分析了NOR型flash存儲器的故障模型和測試
    發表于 07-31 17:08 ?35次下載

    ±50g自測試電路圖

    ±50g自測試電路圖
    發表于 07-03 12:03 ?532次閱讀
    ±50g<b class='flag-5'>自測試</b>電路圖

    嵌入式存儲器內建自修復技術

    嵌入式存儲器正逐漸成為SoC的主體結構,對嵌入式存儲器進行內建自測試(BIST, Build-in Self-Test)和內建自修復(BIS
    發表于 05-28 16:39 ?53次下載
    嵌入式<b class='flag-5'>存儲器</b><b class='flag-5'>內建</b>自修復技術

    關于芯片設計的前端設計實現

    LBIST (Logic build-in-self test), 邏輯內建自測試。和MBIST同理,在關鍵邏輯上加上自測試電路,看看邏輯cell有沒有工作正常。BIST總歸會在芯片里
    發表于 08-29 15:33 ?3644次閱讀

    UM2986 STM32U5系列IEC 60730自測試庫用戶指南

    UM2986 STM32U5系列IEC 60730自測試庫用戶指南
    發表于 11-22 08:21 ?0次下載
    UM2986  STM32U5系列IEC 60730<b class='flag-5'>自測試</b>庫用戶指南

    芯片邏輯內建自測試技術的工作原理與核心架構

    內建自測試(LBIST)技術應運而生,它通過將測試電路植入芯片內部,使芯片能夠對自身邏輯電路進行自主檢測,顯著降低了對ATE的依賴,在汽車電子、航空航天等高可靠性領域成為關鍵技術。
    的頭像 發表于 03-03 14:08 ?286次閱讀
    芯片邏輯<b class='flag-5'>內建</b><b class='flag-5'>自測試</b>技術的工作原理與核心架構