VST（矢量信號收發儀）結合了VSG、VSA和FPGA.這一組合使您可將功率調整算法的運行轉移到硬件上。在圖5中，雖然沒有功率計，但是您也可以運行一個系統校準步驟，在VSA上獲得與功率計相同的精確度。

圖5.矢量信號收發儀結合了信號發生器、信號分析儀和FPGA.

功率放大器的輸出功率調整步驟類似于傳統方法步驟，不同的是調整循環是在開放式FPGA內部運行。在FPGA內運行循環可大大降低每次調整所需的時間。與在主機上運行控制循環相比，通過使用開放式FPGA，并在FPGA上執行控制循環，調整待測設備輸出功率所需的時間將大大縮短。對于本例中的DUT，功率調整只需大約5毫秒，而采用傳統方法則需要150毫秒。請注意，基于硬件的方法比傳統方法多一個步驟。但是，調整所需的總體時間卻少得多。與圖4相比，在圖6中，前面幾個步驟執行的速度非常快（縮短了平均時間），之后隨著調整循環的收斂，點之間的間距不斷增大。

圖6.與傳統方法相比，基于硬件的調整可使功率電平上升的時間大大縮短。

信號處理

用戶可編程FPGA最典型的應用之一是減少儀器上必須發送回主機進行處理的數據量，從而將通信總線釋放出來進行其他數據傳輸，同時降低了CPU的負荷。常見的方法包括對采集的數據集進行復雜觸發、濾波、峰值檢測或者執行FFT（快速傅立葉變換）。

例如，在圖7所示的應用中，有四個待測設備需要并行進行測試。ADC（模擬數字轉換器）將采樣數據傳送至FPGA，但當收到一個自定義觸發才會開始采集數據。在采集數據時，FPGA會對測量結果進行實時平均，然后將計算結果序列化到記錄中。接著，對記錄的數據進行FFT，然后開始測量SFDR（無雜散動態范圍）、SNR（信噪比）和SINAD（信噪失真比）。這些結果僅僅是來自ADC的輸入信號的一小部分數據，通過DMA FIFO（直接內存存取，先入先出）機制傳輸至主機。

圖7.開放式FPGA可讓您采集數據、對信號取平均值以去噪、將并行數據轉化為串行數據，并應用數學運算、FFT和濾波。

FFT作為DSP中的一個基本函數，FFT可用于許多測試應用。FPGA具有這個功能有助于測試頻域觸發、數據壓縮、基于頻率的閉環控制和圖像處理等應用。圖8顯示了該示例如何使用LabVIEW FPGA實現FFT.

圖8.代碼顯示了開放式FPGA上執行FFT的位置。