現在的大多數儀器通過將封閉式FPGA與固定固件相結合來實現儀器的各種功能。如果您看過一個拆解后的示波器，您可能已經看過里面的FPGA。 FPGA提高了測試儀器的處理能力，而且如果您會使用儀器中的開放式FPGA，就可以自己編寫儀器的測試功能。

儀器廠商早就認識到FPGA的優勢，而且也利用其獨特的處理能力來實現儀器的各種特性：

* 在示波器上進行預觸發采集

* 在矢量信號分析儀上通過信號處理生成I和Q數據

* 實時實現模式生成和高速數字儀器的向量比較

測試設備制造商正在致力于幫助用戶更好地利用FPGA，以針對更多的特定應用進行優化。為了幫助您理解這一轉變的好處，以下幾點是FPGA特別適用于測試應用的關鍵屬性：

* 確定實時的處理

* 真正的并行執行

* 可重配置

* 低延遲

再進一步思考一下，您可以利用開放式FPGA來實現以前無法實現的哪些功能呢？為了說明這些可能性，以下介紹了一些利用開放式FPGA的常見測試應用。

加速測試系統

在高產量生產線的末端生產測試中，測試時間分秒必爭。當生產線的測試速率與生產速率相匹配時，生產效率達到最大。如果無法實現這一匹配，則必須采用創新的技術來縮短測試時間。傳統的方法通過以太網、USB或GPIB將獨立的臺式儀器連接到PC主機上。由于待測設備通過不同的數據總線分別進行控制、測量和處理，因而所需要的測試時間相對較長。另一種方法是使用開放式FPGA來加速該過程，如圖1所示。

圖1：在測試儀器中，開放式FPGA可實現觸發和后處理等功能。

FPGA沒有利用外部通信總線，而是使用PXIe等高速總線來連接儀器，并通過其配置端口(如I2C、SPI或其他控制總線)連接到待測設備。在此類應用中，FPGA可控制DUT(待測設備)、觸發其他儀器開始采集采樣數據，甚至對這些采樣數據進行處理，將其轉換成對主機有意義的結果。

低延遲是能夠加快此類應用運行速度的一個關鍵因素。FPGA本身并不具有操作系統，它是在具有高速時鐘速率的硬件上實現所有邏輯。這意味著一個響應可能需要一個時鐘周期來進行采集、一個時鐘周期來進行處理以及一個時鐘周期來做出響應。如果時鐘速率為200MHz(時鐘周期為4ns)，則一個完整的響應需要12ns。由于FPGA的確定性特性，這種響應并不是一次性的，而是每一次都是12ns。因此，FPGA就可以省去與主機相關的延遲，而且可以最小化基于主機的處理的非確定性延遲。

協議感知

今天，并不是所有的數字和MEMS器件可以針對已知的結果向量進行測試。例如，給PDM(脈沖密度麥克風)一個激勵信號，由于PDM的模擬特性，每次測試得到的比特流都會不一樣。為了獲得此類待測設備相關的有意義結果，首先需要根據相應協議解碼數字流，之后再比較結果。使用開放式FPGA，您可以對測試系統進行配置，在FPGA上執行PDM協議，而不是將其傳輸到CPU上進行解讀。從更寬泛的角度來說，您今天可以對FPGA進行配置來執行PDM協議，明天也可對同一個FPGA進行重新配置來執行其他協議，以測試數字溫度傳感器、加速度計、或MEMS器件。

在圖2中，協議并不是在CPU上執行，而是在FPGA上。正因為如此，該測試系統可以支持快速握手腳本，適應精確等待周期等協議行為，并根據該通信做出決策。這種方法不僅可以讓您接收來自DUT的更高層數據，如PDM麥克風解碼后的模擬數據，而且也可以讓您使用更高級別的命令來編寫測試腳本。

圖2. FPGA可用于處理協議，使其感知總線所使用的協議

閉環測試：功率放大器

在無線通信系統中，功率放大器集成電路可在將信號發送至天線之前增加信號的強度。功率放大器通常在一個特定的輸出功率下具有特定的性能。因此，當功率放大器在特定輸出功率電平下運行時，有必要對功率放大器進行測試。但是，我們通常只是粗略地知道放大器的增益（例如±3分貝），而且放大器的增益在設備運行范圍內是非線性的。越接近最大輸出功率，增益越低。因此，在進行任何性能測量之前必須“調整”放大器的輸出。輸出調整通常稱為功率調整或功率伺服。其基本原理是，調整放大器的輸入功率直至測量得到正確的輸出功率。