首先就是我最喜歡的框圖系列，可以看到電流從VRM（voltage regulator module）流出，依次經過PCB板，芯片封裝，芯片內部半導體電路到達用電位置，所以我們常常說的PDN(powerdistribution network)電源分布網絡就包含這三個部分，由于這個系列主要是講基于PCB的電源完整性仿真，所以只涉及VRM和PCB上面的設計。所以后文中提到的PDN都泛指VRM+PCB。

先來說電源完整性仿真的目的，芯片在工作的時候會有一個需要的工作電壓范圍，同時工作在不同模式會對應不同的sink current，電流在PDN上傳播會有損耗，所以電源完整性仿真的目的就是保證在芯片工作的時候PDN能夠為芯片提供所需要的工作電壓，我們控制的是整個PDN上的電壓損耗，芯片在某個工作模式下電流是確定的，所以通過歐姆定律可以得出目標阻抗，我們在優化PDN性能的時候，其實是在優化PDN的阻抗，和信號完整性一樣，這里的阻抗是一個頻率相關的變量，整個PDN上的寄生參數有三類，電阻，電容，電感，所以下面一個公式給出了某個頻率下PDN阻抗的計算方式：

光說有點抽象，下面一張圖是我從隨便挑了一個MCU,截出來的一個工作電壓與電流的情況，通過歐姆定律就可以算出目標阻抗值。

說到目標阻抗那就牽扯到一個判斷標準，首先如果板子上有一千條電源軌，那么這一千條是不是都要看呢，答案當然是不需要，這里給出了一個經驗值，我的做法是電流大于1A的電源軌會跑一下仿真，其他的都可以根據經驗來判斷layout有沒有風險，需要格外關注的是那些小電壓，大電流的電源軌，換句話說就是目標阻抗很低的電源軌，目標阻抗在幾個毫歐到幾十個毫歐之間的電源軌屬于重點關注對象，那么目標阻抗是怎么算出來的呢，下面有兩個計算公式，偏悲觀的以及正常的，我傾向于先用偏悲觀的公式去卡，如果實在不行（關于怎么得出實在不行這個結論后面的文章里面會有詳細的論證），就用正常的公式去卡。

可以看到正常的公式得出的目標阻抗是悲觀公式的兩倍，其實正常的公式里面這個電流叫做平均電流，因為芯片工作時候的電流不是恒定的，所以在做時域仿真的時候會加入電流曲線去模擬芯片工作時候的sink電流情況。

所以可以得出一個結論：

我們在優化電源完整性的時候其實是在優化PDN的阻抗。

這個專題的兩個仿真實例都是圍繞這個結論展開的，當然電源完整性是一個比較復雜的系統工程，但是這個章節我們主要研究怎么優化PDN的阻抗。這一篇主要是仿真前的基礎鋪墊，所以主要會說兩個部分：VRM和電容。

先來說VRM, (voltage regulator module), 也就是我們所說的電源，在我做過的設計中主要遇到過兩種VRM，第一種是DC-DC，第二種是LDO，因為我不是專業的EE，所以沒法解釋的特別透徹，簡單的來說DC-DC能夠提供較大的電流，但是噪聲大，LDO供電能力比較弱，但是得到的電平精度高噪聲小，所以我們這個系列所說的VRM統一是指DC-DC。

下圖是一個降壓型開關穩壓器的簡化方框圖，圖的最左邊是輸入電壓，當S1閉合時，電感器L1的功能是貯存能量，并將電流傳送到負載，如果L1貯存的電流大于負載所需的電流，S1斷開，S2閉合，電流在持續流向負載的同時會逐步減小，直到S1再次閉合，S2再次斷開。放大器A以參考電壓為標準檢測負載電壓，當負載電壓太低時，它導致開關動作給電感器增加電流，當負載電壓太高時，它導致開關動作讓電感器減小電流。電感器電流在C1中積分，使得電壓變化更加平滑，調節回路的帶寬通常在1KHz到幾百KHz之間，在高于回路帶寬的頻率時，VRM變為高阻，因此電壓將不能得到有效的調整，這時候依靠的就是系統中的另外一個供電單元：電容。

說到VRM的調節帶寬，先提一個事情，我們通常在仿真PDN的AC特性的時候不會把VRM加進去，因為VRM是一個有源的非線性系統，所以通常把端口加到VRM輸出的地方，于是我們在低頻段會得到一個往上翹的趨勢，勢必就會超過PDN目標阻抗，所以在VRM可調節帶寬里面的超SPEC可以認為是允許的。所以在開始仿真之前還必須要結合VRM的SPEC找到VRM的可調帶寬，下圖是一個VRM的datasheet，

可以看到在datasheet的feature部分就可以找到我們需要的這個可調帶寬，一般叫做switching frequency, 需要注意到的是這顆VRM非常牛X，switching frequency是可調的，所以我們還需要搞明白這個到底是怎么調的，往下看：

可以看到通過在Rt/Sync管腳外接電阻的方式可以改變switching frequency. 通常EE會cover這部分，但是如果遇到比較弱的EE需要再去confirm一下接的到底對不對。

接下來說電容，當頻率高于VRM的可調頻率時，VRM不能有效供電，PDN需要其他供電器件來保證供電能力，電容作為儲能器件能夠存儲電荷，供給開關電路使用，去耦電容器通常放置在電源/地平面上，一個引腳連接電源平面，另外一個引腳連接地平面。

由于去耦電容器寄生電感參數的影響，去耦電容器可以被分為低頻去耦電容器，中頻去耦電容器和高頻去耦電容器。電容器根據其位置不同也可以分為三種：板級去耦電容器，封裝級去耦電容器和芯片內去耦電容器。

因為電容是由有限電導率材料制造的，所以存在電阻性。當電容器提供電荷時，時變電流會產生磁場，磁場會使得電容器具有電感性。因此在頻率很高時，電容器的寄生參數的影響不能忽略，電容器不再被當作理想電容器看待。電容器模型和阻抗頻率參數如下圖所示，電容器參數包括電容器本身的電容值C，ESL和ESR，ESL和ESR有電容器的物理結構，以及起連接作用的安裝焊盤和過孔共同決定。

可以看到在某個頻率點電容具有最小的阻抗，這個點就叫做電容的諧振點，因為電容的低阻抗帶通常很小，因此需要多種不同類型的，具備不同諧振頻率的電容來實現PDN的寬頻帶，低阻抗特性，電容器的諧振頻率計算如下：

當頻率小于諧振頻率時候電容器表現為容性，當頻率大于諧振頻率時則表現為感性，在諧振頻率處，電容器的阻抗Z=ESR。

到這里基礎篇就差不多了，下一篇會從簡單的IR DROP說起，正式開始軟件操作的介紹。

我認為做好一個電源仿真需要的是一個綜合能力，首先必須對DC-DC電源的工作原理有一定了解，能夠在datasheet里面找到自己想要的信息。其次一定要對allegro的report體系非常熟悉，能夠知道該去哪個report里面找自己想要的信息，因為通常來說一個電源連接的電容數目非常多，所以單純的依靠看原理圖不僅效率低，而且容易出錯，事實上我后面的介紹前期的準備工作全部都是依靠allegro強大的report體系，做出來的表格行云流水一目了然，excel表格用的好真的是一件事半功倍的事情。最后就是仿真的基礎知識和對軟件的熟悉程度，前者能用來判斷仿真結果是否合理，后者能用來保證仿真設置與步驟不出錯。