今天的集成電路比以往任何時候都運行得更快。提高的運行速度會導致電源產生高度動態的功率需求，當您使用可編程電源供電時，這在測試期間構成了挑戰。高速電流波形會導致集成電路電壓下降。如果足夠嚴重，電壓降可能會重置微處理器或導致測試結果出現異常。本文解釋了為什么會出現電壓降，提供了多種方法來通過選擇最佳負載引線和電源以及使用本地旁路來實現盡可能低的電壓降。

選擇可編程電源

傳統上，要實現最佳的輸出電壓調節，您會使用線性電源。然而，線性電源在較高電流水平下往往非常大、昂貴且效率極低。開關電源技術的最新進展使得在高性能應用中用開關電源替代線性電源成為可能。開關電源設計人員面臨著看似矛盾的低輸出噪聲、快速瞬態響應、低成本和高密度目標。實現低輸出噪聲通常是通過多級濾波或使用更大的濾波器組件來實現的，這兩者都會導致更高的成本、更低的功率密度和更慢的瞬態響應。更先進的電源采用更高的開關頻率、更好的濾波器設計、和更復雜的控制拓撲來優化所有標準。在為 IC 測試應用選擇電源時，必須檢查電壓瞬態響應規范和輸出阻抗特性，以確保良好的性能。

優化負載接線

在許多情況下，物理限制迫使您將電源放置在離 IC 測試板幾英尺遠的地方，需要至少幾英尺的負載引線接線。負載引線接線阻抗會很快降低 IC 的源阻抗。幾乎所有可編程電源都提供感測引線輸入，您可以通過在該位置連接電壓感測引線來選擇電壓調節點。在此應用中，感測點應盡可能靠近 IC。然而，電壓調節環路只能在其控制帶寬內抑制該檢測點處的電壓瞬變。因此，如果電流瞬變上升時間足夠快，則在該感測點會發生電壓瞬變。 圖1。

圖 1：簡化的電源輸出阻抗和負載引線阻抗

讓我們檢查一個具有 5A 瞬變的 25A 應用，其中電源設置為 2.5V 并通過 5 腳 14-AWG 接線連接到 IC 測試板。由于這是一種低電壓應用，大于 100 mV 的電壓下沖通常是不可接受的。14-AWG 接線每英尺具有 2.5 mΩ 的電阻，從而為電源輸出和 IC 測試板之間的往返連接產生 25 mΩ 的電阻。

電源電壓控制環路將在與其帶寬相稱的一段時間后補償計算出的 125 mV 壓降。但是，與此同時，IC 將經歷 125mV 的電壓降。在此應用中，僅負載引線電阻的影響就足以在測試板上引起不可接受的短時跌落。然而，負載引線電感是導致電壓下降的另一個主要原因。測試板在 10 μs 內斜升 5A 瞬變的情況并不少見。在電流斜坡期間，這種高電流變化率會導致引線兩端的恒定電壓降。負載引線電感根據正負引線的位置而變化。使用電感的近似值，您可以估計電壓降。在大多數情況下，一個 250nH/英尺的電感器是無扭負載接線的好模型。

結合引線中電阻和電感的影響，我們得到：

1.375 V 的結果是不可接受的。如前所述，電源的電壓調節環路將檢測到這種電壓瞬變，并將電源的輸出調整為必要的量，以在測試板上保持穩定的 2.5 V。但是，即使使用性能良好的電源，此過程也可能需要長達 1 毫秒的時間。為了減少引線電感效應，通過以固定間隔將它們綁在一起或簡單地將它們扭在一起，將力引線緊密耦合在一起。扭曲引線還提供了額外的好處，即更好地抵抗其他磁場，這些磁場可能由于不同的負載引線承載大電流瞬變而可能存在。雙絞線的一個很好的模型是 170-nH/ft 電感器。該電感器包括正負引線電感效應。使用雙絞線重新計算得出：

雖然電壓降有所改善，但總體結果尚不能接受。可以通過平行電纜敷設來進一步改進。例如，將四組雙絞線并聯會使電阻和電感降低 4 倍。

100 mV 的目標仍然遙不可及，尤其是當我們考慮到電源會響應輸出電流的變化而貢獻額外的瞬態電壓降時。定制同軸電纜或扁平線電纜等更專業的布線選項可以將電感效應提高到低至 10 nH/ft。然而，這些選擇成本高昂且不易獲得。另一種選擇是非常靠近測試板的低阻抗能量存儲。

使用本地旁路電容器

電源無法足夠快地補償負載引線上的壓降及其輸出上的壓降，因此您需要本地能源，如圖 2所示 . 電容器非常適合在高頻下提供低阻抗，以補充電源在低頻下提供的低阻抗。有許多不同的電容器技術可用，找到合適的部件或組件組合可能很困難。陶瓷電容器非常適合在低電壓下提供高頻旁路。然而，即使陶瓷電容器技術的最新進展，它們也無法與鋁電解和導電聚合物鋁固體電解電容器的高密度和低價格相媲美。旁路網絡的等效串聯電阻是一個重要參數，因為它與電容器串聯出現，會顯著降低旁路網絡的效率。

電源電壓控制回路、負載引線網絡和旁路電容之間的相互作用可能有點復雜。但是，一些簡單的近似值可以幫助您選擇電容器的初始值。過程如下：

1. 計算峰值網絡阻抗。 使用以下表達式確定負載引線網絡和旁路電容的所需峰值阻抗：

2. 計算旁路電容值。 將所需的峰值阻抗設置為等于由負載引線電感和旁路電容形成的 LC 槽路特性阻抗的表達式。求解電容值的表達式：

圖 2：帶旁路電容的負載引線網絡

3. 計算槽路的諧振頻率。 您使用的電源的輸出阻抗必須低于 LC 槽路的特性阻抗;否則，您執行的計算將無法正確預測系統行為。電源輸出阻抗會隨著頻率的降低而降低。在電源輸出阻抗高于所需峰值阻抗的情況下，選擇諧振頻率以等于電源輸出阻抗小于或等于 Z peak 時的頻率。必須通過選擇更大的旁路電容器來降低諧振頻率。

4. 選擇所需的電容器 ESR 以確保 LC 諧振回路的適當阻尼。 諧振回路的適當阻尼是至關重要的，因為阻尼不當的回路會趨于振鈴，并且還會對電源控制回路產生不穩定的影響。負載引線電阻和電容器 ESR 的組合將起到阻尼諧振回路的作用。我們將通過將槽路電阻等同于 LC 槽路的特性阻抗，將阻尼比設為 0.5，以實現更快的響應和更低的峰值電壓。

由于可能無法找到具有正確電容和 ESR 的電容器，因此您可以使用具有不同值和 ESR 的電容器的并聯組合來獲得所需的參數。

結果

圖 3 顯示了使用 Keysight N7950A 動態直流電源時在負載上觀察到的瞬態電壓響應。它非常適合低電壓、高電流操作和極低的輸出阻抗，非常適合這種應用。淺藍色跡線代表沒有本地電容器的四對雙絞線。深藍色是添加 530-μF 電容器的響應，如公式 7 中計算的那樣。將電容增加 4 倍，槽路阻抗降低 2 倍，結果顯示為紅色。

圖 3：帶有和不帶有本地電容存儲的 N7950A 的實際測量

概括

本文探討了使用距離被測設備幾英尺遠的電源為高動態負載提供穩定電壓的挑戰。盡管負載引線阻抗會嚴重降低高性能電源的瞬態響應性能，但通過采取緩解措施，您可以在被測設備上實現所需的性能。諸如扭轉負載引線布線以最小化電源和返回線之間形成的環路面積、使用扁平銅線或大規格同軸電纜等技術可以顯著降低負載引線電感。面對被測器件產生的快速電流瞬變，在被測器件處適當調整旁路電容器網絡的大小可以進一步提高電壓電平穩定性。

　　審核編輯：湯梓紅