文中將要討論的所有噪聲源，設計人員可能會茫然不知所措。一種簡單的做法是采取某種“推薦解決方案”;但對任何具體設計要求而言，這都是次優做法。在所有器件特性中，噪聲可能是一個特別具有挑戰性、難以掌握的設計課題。這些挑戰常常導致一些道聽途說的設計規則，并且開發中要反復試錯。本文將解決相位噪聲問題，目標是通過量化分析來闡明如何圍繞高速數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種“一次成功”的設計方法，即設計不多不少，剛好滿足相位噪聲要求。

　　從一塊白板開始，首先將 DAC 視作一個模塊。噪聲可能來自內部，因為任何實際元器件都會產生某種噪聲;也可能來自外部噪聲源。外部噪聲源可通過 DAC 的任何外部的任何外部任意連接，包括電源、時鐘和數字接口等，進入其中。圖 1 顯示了這些可能性。下面將對每一種可能的噪聲嫌疑對象分別進行研究，以了解其重要性。

　　圖 1.DAC 相位噪聲來源

　　首先討論數字接口，它恰好是最容易處理的。數字 I/O 負責接收要在模擬域中輸出的數字采樣信號。眾所周知，如眼圖所示，數字電路和收到的波形多含噪聲。由此看來，相應的問題是：是否所有這種噪聲和活動都能滲入 DAC 內部的不同區域且表現為相位噪聲？當然，數字接口可能在別處引起噪聲，但這里關心的是相位噪聲。

　　為了證明 I/O 是否需要關切，我們比較了 AD9162 系列高速 DAC 器件開啟和關閉數字接口兩種情況下的相位噪聲。無數字接口時，器件的 NCO 模式內部生成波形，DAC 事實上變成 DDS 發生器。圖 2 顯示了實驗結果。

　　圖 2. 不同插值時的相位噪聲

　　相位噪聲的峰值會根據接口的具體情況發生變化。現在我們感興趣的是，噪聲和所有曲線在彼此之上。因此，對于這個產品線，盡管由于系統要求可能要注意雜散，但接口不是問題。發現接口無需擔心之后，我們感興趣的下一個方面是時鐘。