摘要：MAX9450/MAX9451/MAX9452是集成了VCXO，具有相同PLL內核和三種不同輸出(LVPECL， HSTL，LVDS)的高精度時鐘發生器。MAX945x時鐘發生器具有四個主要的特點：集成VCXO，工作頻率范圍寬，PLL分頻范圍寬且調整尺度精細，帶有功能豐富的輸入參考監視器。在本應用筆記中，我們解釋了如何選擇外部晶體和外部環路濾波器元件。同時討論了在使用多種晶體時，調諧范圍、抖動和相位噪聲的性能測量。

引言

MAX9450/MAX9451/MAX9452時鐘發生器1可以產生高精度時鐘，為SONET/SDH系統、千兆位以太網和3G基站的ADC/DAC提供定時。該器件還可以作為抖動抑制器使用，并且LVPECL、HSTL和LVDS三種不同輸出類型具有相同的內核。芯片的結構框圖如圖1所示。


圖1. MAX9450/MAX9451/MAX9452的結構框圖

MAX945x內集成的VCXO可以省去外部VCXO，提供高性價比的精密時鐘方案。VCXO頻率和調諧范圍由外部晶體的參數決定。VCXO的設計保證其可以配合15MHz到160MHz的寬頻率范圍晶體工作。與尋找恰當頻率的VCXO相比，相同頻率的晶體更容易獲得，這為不同的應用提供了靈活性。這些器件的分頻范圍非常廣泛，可以從1到32,768，這允許時鐘發生器的160MHz輸出同步至8kHz參考輸入。并且器件具有參考監視功能，可以監視輸入參考時鐘的質量。

為了正確使用這些芯片，設計者必須選擇適當的晶體和環路濾波器元件。本應用筆記指導如何選擇這些外部元件。同時提供了使用多種晶體時的性能測試結果。

晶體選擇

如圖1所示，VCXO的有源電路都集成在芯片內部，外部只有晶體和環路濾波器的RC元件。按照上文提示，晶體頻率必須與所要求的輸出頻率相同。但是我們同樣需要考慮晶體的振動模式、切割類型、負載電容(CL)、頻率公差范圍、靜電容(C0)和動態電容(C1)。

MAX945x使用的晶體必須是AT切割，基頻諧振模式，這意味著晶體需要具有較寬的調諧范圍和較小的溫度漂移。Maxim的應用筆記2127，"Modeling of Quartz Crystal"，分析了晶體的等效電路(圖2)。


圖2. 晶體等效電路

VCXO的振蕩頻率由以下公式決定：



由這個等式，我們得到fP相對CL變化的微分解析：



由等式2可以發現，調諧靈敏度隨著C1值的增大、C0和CL的減小而增大。因此，為了使MAX945x時鐘發生器具有較寬的調諧范圍，需要選擇具有相同C1、C0和CL相對值的晶體。實驗證明，為了得到良好的調諧范圍，需要選擇C1 > 6fF, CL = 8pF, C0 < 2.5pF (這將由隨后的數據說明)。值得注意的是，如果CL的值小于8pF，將在調諧范圍的正段帶來損失。我們測試了KDS (www.kds.info/index_en.htm)2的DSX321S晶體和Fortiming (www.4timing.com)3的XHFF45晶體，測試結果將在下文描述。對于兩次晶體測試，PCB上使用的并聯電容數值在表1中給出。

環路濾波器元件選擇

MAX9450具有外部環路濾波器，可以為PLL環路濾波器的元件設置提供靈活性。選擇環路濾波器的帶寬有一個通用規則：為了抑制由參考輸入帶來的抖動，應選擇較窄的PLL帶寬；為了抑制由VCXO帶來的抖動，應使用較寬的PLL帶寬。因此，通常假設VCXO的抖動遠小于參考輸入的抖動帶寬，然后再確定恰當的PLL濾波器帶寬。在本例中PLL濾波器帶寬應比參考輸入抖動帶寬窄。然而在實際應用中，我們通常不知道參考輸入的抖動帶寬和VCXO的抖動程度。因此，最佳的環路濾波器元件經常是通過了解元件如何影響PLL帶寬，再由實驗的方法來確定。

可以看到開環單位增益帶寬ωo和PLL的3dB帶寬ω3db相同。這意味著ωo可以由PLL的抖動衰減需求來確定。下面的公式給出如何由已知的ωo來推來導元件選擇。ωo可以表達為：



這里IP是電荷泵電流，RP是環路濾波器電阻，N是分頻比，KVCO是VCXO的靈敏度。此等式成立的條件是RPCP1的時間常數滿足：



此外，該關系式確保了足夠的相位裕量來保持環路穩定性。CP2的作用是濾除電流電荷泵開關時的紋波電壓。選擇CP2的通用規則是：



通過實例來計算元件的數值，將有助于理解。假設ω3db的期望值為5000rad/S，N = 4，IP = 80μA。KVCO的測量值平均為15kHz/V。由等式3可得：



選擇RP = 16kΩ。因此CP1的數值可由下式確定：



按照等式5，選擇CP1 = 66nF，CP2 = 6.6nF。為了得到指定的80μA電荷泵電流，利用MAX9450數據資料中第10頁的公式，1可得到RJ的數值為30kΩ。欲了解選擇環路濾波器元件的完整討論，請閱讀本文最后的參考文獻。4

測量結果

我們測試了KDS和Fortiming的晶體。表1顯示了晶體的調諧范圍和MAX9450的抖動性能。并沒有對每一個晶體都進行抖動測試；周期抖動用有效值和峰峰值表示。相位噪聲在12kHz到20MHz帶寬內進行測量。

表1. MAX9450的調諧范圍和抖動性能

KDS Crystal DSX321S
?	Tuning Range Upper Limit	Tuning Range Lower Limit	Upper Tuning Range (PPM)	Upper Tuning Range (PPM)	Jitter (RMS/P-P) (ps)	Phase Noise 12kHz-20MHz (ps)
155.52MHz Crystal CL = 8pF, no shunt caps
Crystal 1	155.534	155.5052	90	-96
Crystal 2	155.5348	155.5044	95	-101
Crystal 3	155.5332	155.5036	84	-106
155.52MHz Crystal CL = 6.5pF, no shunt caps
Crystal 1	155.5276	155.5	48	-129
Crystal 2	155.5248	155.496	30	-155
122.88MHz Crystal CL = 8pF, no shunt caps
Crystal 1	122.8936	122.8692	110	-88
Crystal 2	122.8944	122.87	117	-82	5.1/40
155.52MHz Crystal CL = 16pF, with two 10pF shunt caps
Crystal 1	155.558	155.5276	244	48	2.75/20	0.65
155.52MHz Crystal CL = 14pF, with two 10pF shunt caps
Crystal 1	155.528	155.5168	51	-20
Fortiming Crystal XHFF45
155.52MHz Crystal CL = 16pF, with two 10pF shunt caps
Crystal 1	155.5564	155.5292	234	59	4.0/31	0.544
Crystal 2	155.5568	155.5304	236	67	4.48/35	0.79
Crystal 3	155.5569	155.5294	237	60	4.5/34	0.58
155.52MHz Crystal CL = 8pF, with two 5pF shunt caps
Crystal 1	155.5292	155.5096	59	-67	2.8/20	0.414

圖3至圖5顯示了MAX9450在使用KDS和Fortiming晶體時的相位噪聲曲線。


圖3. KDS 155.52MHz晶體，16pF CL


圖4. KDS 155.52MHz晶體，8pF CL


圖5. Fortiming 155.52MHz晶體，8pF CL

總結

根據以上測量結果，可以得到如下的結論。

1. 為了得到適當的、均勻的調諧范圍，晶體負載電容(CL)推薦值為8pF。最大調諧值大約±100ppm。
2. 對于2個晶體，在12kHz到20MHz帶寬范圍內MAX9450的相位噪聲小于1ps，其數值和負載電容無關。
3. 具有較大負載電容的晶體具有較小的調諧范圍。
4. 平均來說，KDS的晶體比Fortiming的晶體提供更寬的調諧范圍。