電源層中的大量間隙孔會對高速信號的行為產生巨大影響。信號完整性對于設計人員來說是一個日益嚴重的問題，因為新設計需要具有越來越多引腳數的組件，而這些組件必須使用過孔進行連接以訪問印刷電路板 （PCB） 的內層?？缀秃副P堆疊的正確設計可以產生高產量的電源層，同時保持通過這些區域路由的非?？斓男盘柕馁|量。如果不考慮適當的間隙，會因短路、傳輸線阻抗變化不理想或兩者兼而有之而導致 PCB 良率降低。當高引腳數球柵陣列 （BGA） 封裝安裝在多層 PCB 上時，就會產生典型的電源層結構。

　　圖 1： BGA 在電源層中創建的典型孔圖案上布線的走線圖示

　　在創建連接 BGA 引腳的過孔時，電源層中的間隙孔為穿過 PCB 鉆出的孔留出了空間。用于構建 PCB 的 PCB 制造工藝決定了間隙孔的尺寸。多層PCB（圖2中的AF）的參數決定了其間隙孔。

　　鉆孔的漂移（圖 2 中的 C）是以下因素的精度之和：

　　鉆孔以找到真實的孔位置

　　制造過程注冊內層圖像的能力

　　內層對的配準精度

　　層壓過程中內層圖案相對于彼此偏移的量

　　用于構建 PCB 的原材料的尺寸穩定性

　　鉆頭穿過層壓板時可能偏離垂直方向的偏轉量

　　外層圖像與內層圖案配準的度。

　　隨著 PCB 尺寸的增加，這些因素變得更加重要。在為特定 PCB 設計創建公差預算時，建議根據制造規范調整制造中使用的面板尺寸。

　　圖2中的鍍通孔尺寸如下：

　　A = B + 兩倍電鍍厚度（通常為 1-mil）

　　C = A + 兩倍鉆孔和套準公差（18×24英寸面板通常為6密耳）

　　D = C + 兩倍環形圈（通常為 2 密耳）

　　F = D + 平面或信號層中近的銅間隙的兩倍（通常為 5 密耳）

　　對于 12 密耳鉆孔，間隙孔 （F） 為 38 密耳，定位焊盤 （D） 為 28 密耳

　　對于 24 密耳鉆孔，間隙孔 （F） 為 50 密耳，定位焊盤 （D） 為 40 密耳。

　　從這個尺寸分析中，我們看到使用 12 密耳過孔布線的 50 密耳間距 BGA 形成了 12 密耳的網絡，足以保留通過其的 5 密耳走線的阻抗。走線寬度、通孔尺寸和間隙焊盤尺寸的結合產生了可構建的 PCB，其電氣性能良好且易于制造。間隙墊尺寸 （F） 描述了穿過 PCB 每一層的圓柱體。為了保持適當的間隙，每層中的所有銅都必須保留在該區域之外。因此，走線不能比幅材寬度更寬。如果在兩個引腳之間布線多于一條跡線，則組合寬度和分隔空間不能超過卷材寬度。

　　在 1 毫米或 40 密耳間距 BGA 封裝中，12 密耳鉆頭的間隙孔仍需要為 38 密耳。剩余的網只有 2 密耳。顯然，穿過具有這些尺寸的陣列的跡線的阻抗會顯著增加。更重要的是，走線不能比 2 密網更寬，以滿足信號層中的間隙規則。

　　當前一代的計算機和網絡設備經常使用 1mm BGA 封裝。為了在 PCB 制造中獲得合理的產量，必須減小圖 2 中所示的一個或多個尺寸。這通常是通過在小于 18×24 英寸的面板上構建 PCB 來實現的。當 PCB 尺寸需要使用 18x24 英寸或更大的工藝面板時，1mm 封裝會導致產量下降、信號完整性受損或兩者兼而有之。

　　圖 3： 典型 1mm BGA 陣列中阻抗變化引起的信號反射導致的邊緣速率侵蝕

　　開關邊緣上的邊緣腐蝕是由于信號穿過 BGA 陣列時線內阻抗增加造成的，并產生部分入射信號的正反射。阻抗變化反射的能量減慢了開關沿。雖然在大多數系統中，這種影響可以忽略不計，但對于千兆位及以上信號來說，50 皮秒更高的時間延遲可能是不可接受的。

　　細間距 BGA 間隙問題的補救措施

　　當使用 50 密耳間距 BGA 時，可以選擇在 BGA 下產生均勻走線阻抗的尺寸，并創建可制造的 PCB。隨著 BGA 間距的減小，可用于創建令人滿意的網絡和均勻阻抗跡線的空間也會減少。在 1 毫米（40 密耳）時，可以通過減小 PCB 面板的尺寸來實現所需的結果。在這種情況下，通過減少其他余量來獲得額外的卷材空間。隨著 BGA 的間距減小到 1mm 以下（例如使用 uBGA 和芯片級封裝），沒有足夠的銅來保護網絡或為穿過陣列的走線提供良好的合作伙伴。

　　對于球距低于 1mm 的解決方案是使用通孔和盲孔的組合。由于器件的電源引腳需要使用通孔進行連接，因此封裝上的電源引腳分配足夠分散，以便在電源層中留出足夠的網絡。然后將信號引腳布線到僅使用盲孔訪問的信號平面上。

　　盲孔可以激光鉆孔到幾乎任何深度，因此人們可能期望能夠使用它們將信號路由到任何埋入信號層。不幸的是，將銅鍍入盲孔會限制其鉆孔深度。成功的電鍍將盲孔的深度限制為不大于其直徑。因此，5 密耳的盲孔只能將信號布線至 5 密耳深。這一限制對盲孔的布線造成了實際限制。在大多數情況下，激光鉆盲孔技術將這種布線方法限制在外層和埋層。

　　引腳間距小于 1mm 且可使用層和第二層（或一般情況下為 n 層和 n-1 層）進行布線的器件可以結合使用用于電源引腳的通孔鉆孔和用于信號布線的盲孔。實際上，這將總引腳數限制在 100 以下。存儲器 IC 區域是這種形式的布線效果良好的主要位置。

　　計算電源層中間隙孔陣列的影響有助于確?？缀秃副P堆疊的正確設計，從而實現更高產量的電源層和更好的信號質量保護。