?

　　Maxim的DS314xx系列時鐘同步IC是功能強大、設計靈活的同步時鐘方案，理想用于電信系統。這些器件最初設計用于鎖定至2kHz至750MHz的輸入時鐘頻率，該頻率范圍滿足大多數電信系統的需要。然而，電信系統偶爾還要求與1Hz或1PPS (每秒一個脈沖)輸入時鐘信號同步。這樣的定時信號可能來自GPS接收機或IEEE? 1588等從設備。

　　為了滿足這一應用需求，Maxim為DS314xx系列產品開發了1Hz初始化升級方案，該方案支持在系統軟件升級。利用該配置，DS314xx器件中的DPLL可直接鎖定至1Hz信號，并且能夠在1Hz時鐘和更高頻率時鐘之間進行無縫切換。Maxim已經在實驗室對DS31400升級系統進行驗證，確認其滿足ITU-T G.813選項1和2、ITU-T G.8262選項1和2、Telcordia GR-1244-CORE stratum 3等對時鐘同步的要求，并滿足Telcordia GR-253-CORE的同步要求。用戶可申請相應的測試報告。

　　本應用筆記包含以下內容：

　　DS314xx工作在1Hz輸入時鐘下的設置要求

　　DS314xx鎖定至1Hz輸入時鐘時，對幾個相關寄存器字段的重新定義

　　1Hz輸入時鐘的外部監測需求

　　系統軟件對標準兼容性的支持需求

　　本應用筆記假設讀者已經具備電信系統中時鐘同步的相關知識，且至少了解一款Maxim的DS314xx時鐘同步IC。

　　設置要求

　　振蕩器

　　對1Hz輸入沒有特殊要求。使用沒有1Hz輸入時鐘設計中的相同TCXO或OCXO。Maxim的兼容性測試采用TCXO。

　　1Hz初始化腳本

　　必須對DPLL進行修改，使其能夠工作在1Hz輸入時鐘。須執行初始化文件DS314xx_1Hz.mfg中列出的寫操作，配置DPLL工作于1Hz輸入時鐘。該腳本可從DS31400網頁下載(技術文檔標簽頁，軟件/模型欄的下方)。該腳本適用于任何DS314xx器件。

　　輸入時鐘鎖定頻率

　　對于1Hz輸入，設置ICCR1.LKFREQ=0xE。

　　1Hz初始化腳本將之前未使用的0xE譯碼為1Hz。

　　禁用1Hz輸入時鐘監測

　　DS314xx輸入時鐘監測邏輯不是為1Hz輸入時鐘設計的。因此，必須對每個1Hz輸入時鐘禁用以下功能：

　　頻率監測硬件限制(ICCR2.HARDEN=0)

　　總體頻率監測(ICCR2.FREN=0)

　　采用“漏桶累加器”進行活動監測(ICLBS=0)

　　DS314xx器件可監測kHz和MHz量級的輸入時鐘。

　　DPLL設置

　　為了滿足ITU-T G.813 SEC、ITU-T G.8262 EEC或Telcordia GR-1244 stratum 3時鐘同步要求，必須對DPLL進行以下設置：

　　DPLLCR6.AUTOBW=0

　　DPLLCR6.LIMINT=1 (復位默認值)

　　DPLLCR1.UFSW=1

　　DPLLCR4.LBW=00111 (將帶寬設置為0.06Hz或更低)

　　DPLLCR6.PBOEN=1 (復位默認值)

　　DPLLCR5.FLEN=0

　　此外，建議進行如下設置：

　　HRDLIM[15:0]=421Eh，DPLL頻率限制為±9.5ppm

　　DPLLCR5.FLLOL=1 (復位默認值)，達到HARDLIM時導致DPLL失鎖

　　DPLLCR2.HOMODE=10，MINIHO=10，指定使用5.8min保持平均

　　DS314xx_1Hz.mfg初始化腳本對DS314xx IC的DPLL1進行配置，滿足上述必要設置和推薦配置。

　　鎖定至1Hz輸入時鐘時重新定義寄存器字段

　　PHASE字段

　　DPLL鎖定至1Hz輸入時鐘時，PHASE字段被重新定義，單位為納秒，分辨率為1ns。DPLL鎖定至kHz或MHz量級的輸入時鐘時，PHASE寄存器說明請參考數據資料。

　　FINELIM和COARSELIM字段

　　DPLL鎖定至1Hz輸入時鐘時，FINELIM字段沒有任何意義，必須將其忽略。COARSELIM字段規定DPLL的相位限制。此外，COARSELIM被重新定義，所以DPLL的相位門限為2COARSELIM × 32ns。一旦PHASE字段的數值超過該相位門限，PLL1SR或PLL2SR中的PALARM狀態置位。DPLL狀態機則立即轉換至失鎖狀態。DPLL鎖定至kHz或MHz輸入時鐘時，FINELIM和COARSELIM字段說明請參考數據資料。