本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素，包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時(shí)序違例解決方法以及硬件設(shè)計(jì)要點(diǎn)。
2025-07-29 10:01:26
5142 
ADC1212D065HN - Dual 12-bit ADC; 65 Msps, 80 Msps, 105 Msps or 125 Msps; CMOS or LVDS DDR digital outputs - NXP Semiconductors
2022-11-04 17:22:44
ADC1213D065C1 - Dual 12-bit ADC; 65 Msps, 80 Msps, 105 Msps or 125 Msps serial JESD204A interface - NXP Semiconductors
2022-11-04 17:22:44
ADC1213S065C1 - Single 12-bit ADC; 65 Msps, 80 Msps, 105 Msps or 125 Msps serial JESD204A interface - NXP Semiconductors
2022-11-04 17:22:44
奈奎斯特區(qū)之外ADC12D1x00RF提供了一個(gè)靈活的LVDS接口，該接口具有多個(gè)SPI可編程選項(xiàng)，以簡(jiǎn)化電路板設(shè)計(jì)和FPGA / ASIC數(shù)據(jù)捕獲。LVDS輸出與IEEE 1596.3-1996兼容，并支持可編程共模電壓。該產(chǎn)品采用無鉛292球耐熱增強(qiáng)BGA封裝，額定溫度范圍為–40°C至85°
2021-01-08 09:15:08
奈奎斯特區(qū)之外ADC12D1x00RF提供了一個(gè)靈活的LVDS接口，該接口具有多個(gè)SPI可編程選項(xiàng)，以簡(jiǎn)化電路板設(shè)計(jì)和FPGA / ASIC數(shù)據(jù)捕獲。LVDS輸出與IEEE 1596.3-1996兼容，并支持可編程共模電壓。該產(chǎn)品采用無鉛292球耐熱增強(qiáng)BGA封裝，額定溫度范圍為–40°C至85°
2021-01-08 09:15:08
具有優(yōu)異的噪聲和線性性能，擴(kuò)展了其可用范圍超過第三奈奎斯特區(qū)。The ADC12D1x00RF provides a flexible LVDS interface which has
2018-07-30 07:21:58
QJ1600EVM,ADC12QJ1600EVM,,現(xiàn)貨ADC12QS065CISQ/NOPB,ADC12QS065,-40 to 85,7,173ADC12
2020-12-14 08:56:49
ADC12DL065 Dual 12-Bit, 65 MSPS, 3.3V, 360mW A/D Converter datasheet (Rev. D)
2022-11-04 17:22:44
BOARD EVALUATION FOR ADC12DL065
2023-03-30 11:47:32
ADC12DS065 - Dual 12-Bit, 65/80/95/105 MSPS A/D Converter with Serial LVDS outputs - National Semiconductor
2022-11-04 17:22:44
ADC12QS065 Quad 12-Bit 65 MSPS A/D Converter with LVDS Serialized Outputs datasheet (Rev. I)
2022-11-04 17:22:44
IC ADC 12BIT PIPELINED 60WQFN
2023-04-06 17:07:15
IC ADC 12BIT PIPELINED 60WQFN
2023-03-23 07:44:37
ADC1410S065 - Single 14-bit ADC 65, 80, 105 or 125 Msps CMOS or LVDS DDR digital outputs - NXP Semiconductors
2022-11-04 17:22:44
ADC1413D065 - Dual 14 bits ADC; 65, 80, 105 or 125 Msps; serial JESD204A interface - NXP Semiconductors
2022-11-04 17:22:44
ADC1413D065C1 - Dual 14 bits ADC; 65, 80, 105 or 125 Msps; serial JESD204A interface - NXP Semiconductors
2022-11-04 17:22:44
ADC1415S065 - Single 14-bit ADC 65, 80, 105 or 125 Msps with Input Buffer CMOS or LVDS DDR digital outputs - NXP Semiconductors
2022-11-04 17:22:44
BOARD DEMO FOR ADC1415S065F2
2024-03-14 21:23:12
ADC1415S065HN - Single 14-bit ADC; 65 Msps, 80 Msps, 105 Msps or 125 Mspswith input buffer; CMOS or LVDS DDR digital outputs - NXP Semiconductors
2022-11-04 17:22:44
（1）ADC、DAC選型時(shí)候的有個(gè)data input format 是lvds和cmos什么意思??？1. lvds是不是那個(gè)DCO+和DCO-？。這兩個(gè)信號(hào)是不是必須要從時(shí)鐘專用引腳輸入
2017-01-23 15:17:38
這是ADC的lvds時(shí)序圖,目前遇到的問題時(shí),我用一片Artix-7系列fpga同時(shí)采集4篇上述的ADC值,單片adc數(shù)據(jù)采集是正常的,多篇同時(shí)采集時(shí),發(fā)現(xiàn)數(shù)據(jù)就不對(duì)了,望大神門幫忙解答使用了IDDR這個(gè)原語(yǔ)!
2023-04-17 15:28:34
由于我所采用ADS5240的ADC芯片，采樣速率為20M，它輸出LVDS電平，不知道選用什么型號(hào)的FPGA比較好呢？請(qǐng)各位老師推薦一下。謝謝！
2025-01-23 06:50:31
的EBGA317封裝要求嚴(yán)格的電源和信號(hào)完整性設(shè)計(jì)。建議采用多層PCB布局，確保低阻抗電源和接地平面，減少信號(hào)串?dāng)_，優(yōu)化時(shí)鐘分配網(wǎng)絡(luò)，降低時(shí)鐘抖動(dòng)對(duì)采樣精度的影響。熱管理策略高速ADC功耗高，需有
2025-12-31 09:18:18
布局布線組合在一起。一個(gè)星期之后，對(duì)第一個(gè)原型電路板進(jìn)行測(cè)試。出乎預(yù)料的是，電路板性能與預(yù)期的不一樣。 這種情景在你身上發(fā)生過嗎？ 最優(yōu)PCB布局布線對(duì)于使ADC達(dá)到預(yù)期的性能至關(guān)重要。當(dāng)設(shè)計(jì)包含
2018-09-18 15:44:13
Brad Brannon，ADI公司系統(tǒng)應(yīng)用工程師如此之多的模數(shù)轉(zhuǎn)換器(ADC)可供選擇，我們總是很難弄清哪種ADC才最適合既定應(yīng)用。數(shù)據(jù)手冊(cè)往往會(huì)使問題變得更加復(fù)雜，許多技術(shù)規(guī)格都以無法預(yù)料的方式
2018-10-26 10:49:24
總是很難弄清哪種ADC才最適合既定應(yīng)用。數(shù)據(jù)手冊(cè)往往會(huì)使問題變得更加復(fù)雜，許多技術(shù)規(guī)格都以無法預(yù)料的方式影響著性能。選擇轉(zhuǎn)換器時(shí)，工程師通常只關(guān)注分辨率、信噪比(SNR)或者諧波。這些雖然很重要，但其他
2017-04-04 12:51:19
能力比較重要，但最佳性能一般會(huì)發(fā)生在未達(dá)到完全驅(qū)動(dòng)能力時(shí)。在高性能應(yīng)用中，重要的是，將輸出負(fù)載降至最低并提供適當(dāng)?shù)娜ヱ詈蛢?yōu)化布局，以盡可能降低電源上的壓降。為了避免此類問題發(fā)生，許多轉(zhuǎn)換器都提供LVDS
2018-11-01 11:11:27
∑一△ADC原理是什么？LVDS收發(fā)器標(biāo)準(zhǔn)及其原理是什么？如何利用LVDS接收器去實(shí)現(xiàn)ADC？
2021-06-03 06:23:35
親愛的大家，我的問題是如何通過LVDS將ADC AFE 5804 12位http://www.ti.com/product/afe5804連接到Spartan 3E入門套件。首先，我想模擬知道ADC
2019-07-10 08:19:23
，BANK12的供電是2.5V的
下圖是ZYNQ-7000的LVDS接口電平要求
下圖是ADC3663的LVDS接口電平要求
目前的設(shè)計(jì)是串聯(lián)電阻，串聯(lián)電阻對(duì)Layout有些不友好
所以想請(qǐng)教一下當(dāng)ADC3663的LVDS輸出給到ZYNQ-7000的LVDS接收這兩者之間可以直連嗎？
2024-11-14 07:43:06
、處理并消耗功率傳輸寬帶頻譜的效率很低。沒有必要在后期處理中使用大量FPGA收發(fā)器來抽取和過濾寬帶數(shù)據(jù)。高性能GSPS ADC讓數(shù)字下變頻(DDC)進(jìn)駐到ADC內(nèi)部。減少JESD204B ADC輸出通道數(shù)可以最大限度地降低數(shù)據(jù)速率和系統(tǒng)布局的復(fù)雜度。
2019-07-22 08:41:38
`各位大神，問一個(gè)簡(jiǎn)單的問題。圖中c48和c63是信號(hào)進(jìn)入ADC的RC濾波電路的電容。關(guān)于這個(gè)電容，應(yīng)該是要靠近ADC的輸入引腳的吧？這兩種布局方式在濾波效果上有明顯的不同嗎？RC濾波電路的R的布局有沒有特殊的要求呢，它的位置是也是需要靠近輸入引腳嗎？還是隨意。`
2018-08-11 10:17:42
為什么經(jīng)過ADC采樣后，我用matlab仿真后，底噪在-100左右，而ADC芯片資料上都在-120左右，請(qǐng)問如何降低ADC的底噪？analogchina-admin
2018-08-09 08:40:04
為什么經(jīng)過ADC采樣后，我用matlab仿真后，底噪在-100左右，而ADC芯片資料上都在-120左右，請(qǐng)問如何降低ADC的底噪？
2023-12-12 06:56:44
的LVDS數(shù)值的幅值是多少呢？我的理解是：LNA輸出的給ADC的峰峰值是2Vpp,由于ADC采用12位位寬，最高位為符號(hào)位，那么0-1V,就對(duì)應(yīng)0-2047數(shù)字量，所以+50mV/-50mV對(duì)應(yīng)LVDS
2024-12-04 06:08:12
四通道、12 位、65MSPS 模數(shù)轉(zhuǎn)換器 (ADC) Sample rate (Max) (MSPS) 65 Resolution (Bits) 12 Number
2022-12-06 09:46:42
The ADC12DL065 is a dual, low power monolithic CMOSanalog-to-digital converter capable
2009-10-10 09:43:57
13 The ADC12V170 is a high-performance CMOS analog-todigitalconverter with LVDS outputs. It is capable
2009-10-10 09:47:4913 The ADC12QS065 is a low power, high performance CMOS4-channel analog-to-digital converter with LVDS
2009-10-10 10:10:068 The ADC10DL065 is a dual, low power monolithic CMOSanalog-to-digital converter capable
2009-10-10 10:27:1310 The ADC12030, and ADC12H030 families are 12-bit plus signsuccessive approximation Analog-to-Digital
2009-10-10 10:48:4412 ADC12D1000
2010-05-27 15:55:4617 ADI ADC PCB布局方法，值得參考
2016-05-23 16:25:3175 超高速ADC通常采用LVDS電平傳輸數(shù)據(jù)，高采樣率使輸出數(shù)據(jù)速率很高，達(dá)到百兆至吉赫茲量級(jí)，如何正確接收高速LVDS數(shù)據(jù)成為一個(gè)難點(diǎn)。本文以ADS42LB69芯片的數(shù)據(jù)接收為例，從信號(hào)傳輸和數(shù)據(jù)解碼兩方面，詳述了實(shí)現(xiàn)LVDS數(shù)據(jù)接收應(yīng)該注意的問題及具體實(shí)現(xiàn)方法，并進(jìn)行實(shí)驗(yàn)測(cè)試、驗(yàn)證了方法的正確性。
2017-11-17 10:40:018505 ADC12是一個(gè)多源中斷：有18個(gè)中斷標(biāo)志（ADC12IFG.0～ADC12IFG.15與ADC12TOV，ADC12OV），但只有一個(gè)中斷向量。所以需要 設(shè)置這18個(gè)標(biāo)志的優(yōu)先級(jí)順序，按照優(yōu)先級(jí)順序安排中斷標(biāo)志的響應(yīng)，高優(yōu)先級(jí)的請(qǐng)求可以中斷正在服務(wù)的低優(yōu)先級(jí)。
2018-04-10 17:55:0212115 
msp430內(nèi)部含有 ADC12模塊，可以完成12位的模數(shù)轉(zhuǎn)換，當(dāng)對(duì)精度或其他指標(biāo)要求不高時(shí)，可以選用430單片機(jī)內(nèi)部的 ADC12完成模數(shù)轉(zhuǎn)換工作。
2018-05-04 09:40:176 設(shè)計(jì)、差分輸入驅(qū)動(dòng)器的設(shè)計(jì)、數(shù)字接口和布局考慮都是十分復(fù)雜的問題。本文中的參考設(shè)計(jì)將采用ADC083000/B3000。
2019-05-30 08:18:005220 
電子發(fā)燒友網(wǎng)為你提供TI(ti)ADC12D1600QML-SP相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有ADC12D1600QML-SP的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料，ADC12D1600QML-SP真值表，ADC12D1600QML-SP管腳等資料，希望可以幫助到廣大的電子工程師們。
2018-11-02 19:01:06
在輸入信號(hào)轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)之后，必須傳輸它們到DSP或ASIC/FPGA進(jìn)行處理。流行的全差分輸出信號(hào)傳輸是方便的。全差分的輸出信號(hào)通過兩條對(duì)稱線給出和吸收電流。這種信號(hào)傳輸?shù)囊粋€(gè)例子是LVDS（低壓差分信號(hào)）格式。ADC12QS065用LVDS來解決所有這些系統(tǒng)問題（圖1）。
2020-04-04 17:43:003015 
Sigma-Delta ADC是一種目前使用最為普遍的高精度ADC結(jié)構(gòu)，在精度達(dá)到20位以上的場(chǎng)合，Sigma-Delta是必選的結(jié)構(gòu)。通過采用過采樣、噪聲整形以及數(shù)字濾波技術(shù)，降低對(duì)模擬電路的設(shè)計(jì)要求，實(shí)現(xiàn)了其他類型的ADC無法達(dá)到的高精度和低功耗。
2020-10-02 17:57:0090309 
時(shí)，ADC 采樣、處理并消耗功率傳輸寬帶頻譜的效率很低。沒有必要在后期處理中使用大量 FPGA 收發(fā)器來抽取和過濾寬帶數(shù)據(jù)。高性能 GSPS ADC 讓數(shù)字下變頻（DDC）進(jìn)駐到 ADC 內(nèi)部。減少 JESD204B ADC 輸出通道數(shù)可以最大限度地降低數(shù)據(jù)速率和系統(tǒng)布局的復(fù)雜度。抽取是
2020-11-25 09:13:0020 AD9229：4通道、12位、50/65 MSPS、串行LVDS、3 V ADC
2021-03-19 13:23:408 AN-1142: 高速ADC PCB布局布線技巧
2021-03-20 22:11:5233 AN-880: 溫度測(cè)量系統(tǒng)對(duì)ADC的要求
2021-03-21 02:20:312 AD9222：8通道、12位、40/50/65 MSPS、串行LVDS、1.8 V ADC 數(shù)據(jù)手冊(cè)
2021-03-21 09:24:357 ADC824：MicroCont824：MicroConverter/SoP/FUP-24位ADC-16-ADC-12-BIDAC-MCU數(shù)據(jù)-
2021-04-15 19:36:1010 ADC824 Microcomporter，24位ADC，16位ADC，12位DAC，F(xiàn)lash MCU數(shù)據(jù)Sheet
2021-06-18 13:00:3113 ADC芯片需求驅(qū)動(dòng)(電源技術(shù)研討會(huì))-ADI常用芯片adc驅(qū)動(dòng)程序，C語(yǔ)言，可以借鑒使用。
2021-09-15 13:21:2219 最先進(jìn)的每秒 112 吉比特 （Gbps） 長(zhǎng)距離 （LR） SerDes PHY 的設(shè)計(jì)要求將模數(shù)轉(zhuǎn)換器 （ADC） 的位數(shù)降至最低，以實(shí)現(xiàn)整個(gè)系統(tǒng)占用最小的面積和消耗最小的功率。為此，利用
2022-07-28 08:03:102303 本文介紹了一種 12 位 10GS/s 交錯(cuò) （IL） 流水線模數(shù)轉(zhuǎn)換器 （ADC）。該 ADC 采用 4 GHz 輸入信號(hào)實(shí)現(xiàn) 55 dB 的信噪比和失真比 （SNDR） 和 66 dB 的無雜散動(dòng)態(tài)范圍 （SFDR），采用 28 nm CMOS 技術(shù)制造，功耗為 2.9 W。
2022-12-15 16:32:334302 
PCB布局是優(yōu)化高速板線性度性能的關(guān)鍵因素。 本系列的前幾篇文章討論了減少二次諧波失真的一些基本技術(shù)。 這篇文章，靈感來自TI文檔”高速印刷電路板布局技術(shù)“，試圖詳細(xì)討論如何在高速差分ADC驅(qū)動(dòng)器中
2023-01-27 09:29:002217 
ADC12DJ3200EVM 供應(yīng)商 ADC12DJ3200EVM怎么訂貨 ADC12DJ3200EVM 價(jià)格
2021-12-22 16:23:411445 
本文給大家分享串行ADC布局布線設(shè)計(jì)要點(diǎn)！
2023-07-10 16:54:382338 
了 TI GSPS ADC 的超大奈奎斯特區(qū)，在射頻頻率下具有出色的噪聲和線性度性能，將其可用范圍擴(kuò)展到第 7 奈奎斯特區(qū)之外ADC12D800。LVDS輸出與IEEE1596.3-1996兼容，并支持可編程共模電壓。該產(chǎn)品采用無鉛292球耐熱增強(qiáng)型BGA封裝，額定工業(yè)溫度范圍為-40°C至+85°C。
2023-09-20 15:02:520 、精密ADC和集成ADC等，主要應(yīng)用于醫(yī)療儀器、測(cè)試儀器、音頻處理和工業(yè)系統(tǒng)等領(lǐng)域，具有高穩(wěn)定性、高精度和低噪聲等特點(diǎn)。 ADC芯片具有多種結(jié)構(gòu)，今天我們就來說一下ADC的五種結(jié)構(gòu)： 1、FLASH 2、Folding 采用折疊型等結(jié)構(gòu)的高速ADC，其速率同樣可以達(dá)到10GSps以上
2023-10-09 16:01:043626 電子發(fā)燒友網(wǎng)站提供《ADC12DL065低功耗、單芯片CMOS模數(shù)轉(zhuǎn)換器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-22 10:43:060 電子發(fā)燒友網(wǎng)站提供《ADC12D500RF, ADC12D800RF 12位1.6/1.0 GSPS RF采樣ADC數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-22 10:28:072 電子發(fā)燒友網(wǎng)站提供《ADC12QS065四通道12位65 MSPS模數(shù)轉(zhuǎn)換器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-25 10:24:340 電子發(fā)燒友網(wǎng)站提供《ADC12Jxx00 12位1.6或2.7GSPS ADC數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-25 10:27:410 電子發(fā)燒友網(wǎng)站提供《ADC10DL065低功耗、單芯片CMOS模數(shù)轉(zhuǎn)換器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-29 10:51:280 在現(xiàn)代電子設(shè)計(jì)中，ADC芯片扮演著至關(guān)重要的角色，它們將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，以便微處理器或數(shù)字電路可以處理。選擇合適的ADC芯片不僅能夠提高系統(tǒng)性能，還能降低成本和功耗。 1. 確定應(yīng)用需求 在
2024-10-31 10:33:312059 電子發(fā)燒友網(wǎng)站提供《ADC12J2700EVM和ADC12J1600EVM用戶指南.pdf》資料免費(fèi)下載
2024-12-10 14:59:050 號(hào)（LVDS）接口輸出數(shù)字?jǐn)?shù)據(jù)。串行化LVDS接口支持高達(dá)1Gbps的輸出速率。Texas Instruments ADC36XXQML-SP可使用內(nèi)部抽取濾波器以過采樣+抽取模式運(yùn)行，以提高動(dòng)態(tài)范圍并放松外部抗混疊濾波器。
2025-09-04 15:43:30676 
ADC3910Dx 和 ADC3910Sx 是系列超低功耗 10 位 125MSPS 高速單通道和雙通道模數(shù)轉(zhuǎn)換器。高速控制環(huán)路受益于僅 1 個(gè)時(shí)鐘周期的短延遲。ADC在125Msps時(shí)僅消耗92mW，功耗隨較低采樣率而變化。
2025-10-24 14:36:21681 
ADC12DJ5200-SEP器件是一款射頻采樣千兆采樣模數(shù)轉(zhuǎn)換器（ADC），可直接對(duì)從直流到10GHz以上的輸入頻率進(jìn)行采樣。ADC12DJ5200-SEP可配置為雙通道5.2GSPS ADC或
2025-10-28 09:25:51528 
ADC12xJ1600 是四通道、雙通道和單通道、12 位、1.6GSPS 模數(shù)轉(zhuǎn)換器 （ADC） 系列。低功耗、高采樣率和 12 位分辨率使 ADC12xJ1600 適用于各種多通道通信和測(cè)試系統(tǒng)。
6GHz的全功率輸入帶寬（?3dB）支持L波段和S波段的直接RF采樣。
2025-10-31 11:20:51966 
ADC12DJ4000RF器件是一款射頻采樣千兆采樣模數(shù)轉(zhuǎn)換器（ADC），可直接對(duì)直流至10 GHz以上的輸入頻率進(jìn)行采樣。ADC12DJ4000RF可配置為雙通道、4 GSPS ADC或單通道、8
2025-10-31 13:59:41453 
ADC3421-Q1 是一款汽車級(jí)、高線性度、超低功耗、四通道、12 位、25 MSPS 模數(shù)轉(zhuǎn)換器 （ADC）。該器件專為支持具有大動(dòng)態(tài)范圍要求的高輸入頻率信號(hào)而設(shè)計(jì)。輸入時(shí)鐘分頻器為系統(tǒng)時(shí)鐘
2025-11-03 15:33:50453 
與ADC12D1600QML相比，該ADC12D1620QML采用封裝重新設(shè)計(jì)，以實(shí)現(xiàn)更好的ENOB、SNR和X-talk。與其前身一樣，該ADC12D1620QML是一款低功耗、高性能CMOS
2025-11-07 14:03:05488 
ADC342x是一款高線性度、超低功耗、四通道、12位、25MSPS至125MSPS模數(shù)轉(zhuǎn)換器（ADC）系列。這些器件專為支持具有大動(dòng)態(tài)范圍要求的苛刻高輸入頻率信號(hào)而設(shè)計(jì)。輸入時(shí)鐘分頻器為系統(tǒng)時(shí)鐘
2025-11-11 13:54:59449 
ADC322x 是一款高線性度、超低功耗、雙通道、12 位、25 MSPS 至 125 MSPS 模數(shù)轉(zhuǎn)換器 （ADC） 系列。這些器件專為支持具有大動(dòng)態(tài)范圍要求的苛刻高輸入頻率信號(hào)而設(shè)計(jì)。輸入
2025-11-12 11:03:56476 
12位1.6/1.0 GSPS ADC12D800/500RF是一種射頻采樣GSPS的ADC，可以直接實(shí)現(xiàn) 采樣輸入頻率最高可達(dá)2.7 GHz及以上。ADC12D800/500RF增強(qiáng)了非常大
2025-11-18 15:15:13434 
ADC12D800/500RF提供靈活的LVDS接口，支持多個(gè)SPI可編程選項(xiàng)，便于板上設(shè)計(jì)和FPGA/ASIC數(shù)據(jù)采集。LVDS輸出為兼容IEEE 1596.3-1996，并支持可編程共模電壓。該產(chǎn)品采用無鉛292球熱增強(qiáng)BGA封裝，覆蓋工業(yè)級(jí)溫度范圍為-40°C至+85°C。
2025-11-19 09:25:42367 
12位、3.6 GSPS ADC12D1800是 TI 超高速 ADC 家族的最新進(jìn)展，基于 10 位 GHz 系列 ADC 的特性、架構(gòu)和功能。
ADC12D1800提供靈活的LVDS接口
2025-11-20 10:19:37413 
12位、2.0/3.2 GSPS ADC12D1x00 設(shè)備是 TI 超高速技術(shù)的最新進(jìn)展 ADC系列，基于10位GHz系列的特性、架構(gòu)和功能 ADC的。
ADC12D1x00 提供了靈活
2025-11-20 10:42:44448 
的 LVDS 接口，支持多個(gè)可編程 SPI 這些選項(xiàng)用于促進(jìn)板設(shè)計(jì)和FPGA/ASIC數(shù)據(jù)采集。LVDS輸出兼容以下 IEEE 1596.3-1996，并支持可編程共模電壓。
ADC12D1x00采用帶鉛或無鉛的292針熱增強(qiáng)BGA封裝 封裝覆蓋在額定工業(yè)溫度范圍內(nèi)的-40°C至85°C范圍內(nèi)。
2025-11-21 15:42:17601 
ADS614X/2X具有細(xì)微增益選項(xiàng)，可用于提升SFDR在較低全聲量輸入范圍的性能。它包含一個(gè)直流偏移校正環(huán)路，可用于取消ADC偏移。同時(shí)提供DDR LVDS（雙倍數(shù)據(jù)速率）和并行CMOS數(shù)字輸出接口。在較低采樣率下，ADC自動(dòng)以降低功率運(yùn)行，性能不損失。
2025-11-25 09:41:39303 
ADS614X/2X具有細(xì)微增益選項(xiàng)，可用于提升SFDR在較低全聲量輸入范圍的性能。它包含一個(gè)直流偏移校正環(huán)路，可用于取消ADC偏移。同時(shí)提供DDR LVDS（雙倍數(shù)據(jù)速率）和并行CMOS數(shù)字輸出接口。在較低采樣率下，ADC自動(dòng)以降低功率運(yùn)行，性能不損失。
2025-11-25 11:17:48336 
。 文件下載： adc12c080.pdf 一、ADC12C080概述 ADC12C080是一款采用CMOS工藝的高性能模數(shù)轉(zhuǎn)換器，能夠以高達(dá)80MSPS的速率將模擬輸入信號(hào)轉(zhuǎn)換為12位數(shù)字字。它采用了差分流水線架構(gòu)，并具備數(shù)字誤差校正功能和片上采樣保持電路，在降低功耗和外部元件數(shù)量的同時(shí)，還能
2025-11-27 11:33:13471 
。 文件下載： adc10dl065.pdf 一、產(chǎn)品概述 ADC10DL065采用單+3.3V電源供電，具備內(nèi)部采樣保持電路、內(nèi)部參考輸出，支持2.4V至3.6V的電源范圍，還有掉電模式、占空比穩(wěn)定器以及
2025-11-29 11:14:49959 
、360mW的A/D轉(zhuǎn)換器，它在眾多領(lǐng)域都有著廣泛的應(yīng)用。 文件下載： adc12dl065.pdf 一、產(chǎn)品概述 ADC12DL065采用單+3.3V電源供電，具備內(nèi)部采樣保持電路和內(nèi)部參考輸出，參考輸出
2025-12-01 13:54:45341 
，具有LVDS串行輸出，廣泛應(yīng)用于超聲、醫(yī)療成像、通信等多個(gè)領(lǐng)域。 文件下載： adc12qs065.pdf 一、產(chǎn)品概述 ADC12QS065采用單+3.3V電源供電，內(nèi)部集成了采樣保持電路和參考電壓源，具有低功耗的特點(diǎn)。它還支持掉電模式，在不進(jìn)行轉(zhuǎn)換時(shí)可顯著降低功耗。其時(shí)鐘和數(shù)據(jù)幀時(shí)序設(shè)計(jì)使
2025-12-03 10:07:26516 
探索ADC12130/ADC12132/ADC12138：高性能12位A/D轉(zhuǎn)換器的技術(shù)剖析 在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。德州儀器（TI
2025-12-10 10:35:02376
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論