圖4.23中的情形，經常出現在大的總線結構中，尤其是在包含大的單排存儲模塊囝列的存儲卡上。容性負載的值相等而且間隔均勻地排列。

如果上升沿的長度超過了負載間的距離，則可以推導出這個電路特性的一個簡化的近似表達式。這個近似表達式將會告訴我們兩件事：

1）線路的有效阻抗被減小。

2）線路的傳播延遲增加。

這兩項都嚴重地影響了高速信號總線的性能。

1、均勻負載總線的有效阻抗

由于上升沿的有效長度與負載間隔相當，按照式（）信號將來回地反彈。對于非常輕的負載，只需分別把每個負載的反射累加起來，就可以計算出總的反射脈沖高度。這些反射信號的總和是一個最壞的運行情況，因為反射脈沖不會同一時間全部到達上任何一點。

第二次和第三次的反射衰減嚴重，因而通常不值得進行計算。

對于上升沿長度大于負載間隔的情況，每個電容的影響平均地分布在上升沿的邊上，如果我們采用兩倍數量的電容，而電容的值減小一半，或者是將電容的容量以相等的比率均勻地分布到線路上，產生的效果將沒有什么不同。

電容均勻地分布地理解這個電路的關鍵。

構造一個新的傳輸線模型，每英寸具有電感和阻抗與原傳輸線相同，但有一個新的電容，總負載電容除以總路線長度的英寸數，得到每英寸的負載電容。然后用這個電容值加上傳輸線原有的每英寸電容，得出新模型的電容：

其中，C負載=負載電容，PF
????? N=負載數量
????? 長度=總線長度，IN
????? C線=傳輸線的電容，PF/IN
????? C=新模型的有效電容，PF/IN

現在利用這個模型，可以重新計算有效傳輸線阻抗Z：

2、一個均勻負載總路線的傳播延遲

其中，C=新模型的有效電容，PF/IN
????? L=原有電感，PH/IN

例：均勻負載的總路線

SAM將用SLMM模塊構造一個大的存儲電路板，他計劃用16個SIMM組成一個大存儲器陣列，如圖4.24所示。所有16個SIMM的地址線并聯在一個驅動端，記為門電路A，這里是每條線的臨界參數：

C負載=50PF
N=16
長度=8IN
C線PF/IN
L=7250PH/IN

首先計算沿線的有效電容：

用新的電容值重新計算ZO和傳播延遲：

總的線路延遲是：

在第一個SIMM之后6.9NS，最后一個SIMM才接收到地址數據，這個偏移將降低存儲器的定時裕量，不僅如此，端接值和驅動阻抗都不得不非常低。

可能的解決辦法都涉及將SIMM地址總路線分為多條總線，每條總路線上只有少數幾個負載。

做為一個檢驗，SAM應該使用與圖1.6中類似的電路來測量總的線路電容（C*長度）。SAM可能需要使用比圖1.6中更小的電阻，以提供驅動SIMM輸入端在其跳變范圍所需的電流。