放大器驅動容性負載，是比較容易引發穩定性問題的電路。本篇將結合仿真討論放大器自身的容性負載能力，以及針對容性負載驅動能力不足的情況，提供一種依據放大器開環輸出阻抗參數補償容性負載驅動能力，保證電路穩定工作的方法。

1 、容性負載驅動參數定義

先看一個案例，如圖 2.110 是一款常見基準源緩沖驅動電路。筆者曾接觸到一位工程師使用直流參數極好的 ADA4522-2 作為 ADC 基準源的緩沖器，輸出通過電容 C1（10μf）、C2（0.1μf），連接到一款 24bit ∑?型 ADC 的基準源引腳。工程師反饋基準源的輸出非常穩定，但是在 ADA4522 輸出存在振蕩。

圖 2.110 ADA4522 基準源緩沖電路

使用電路仿真，瞬態分析結果如圖 2.111，輸出振蕩范圍在 2.486~2.514V，這對于精密采集電路無疑是致命的問題。

圖 2.111 ADA4522 基準源緩沖電路瞬態分析結果

筆者建議工程師使用具有容性負載驅動能力的放大器 ADA4807 進行替換，如果將圖 2.110 基準源驅動電路中，ADA4522 替換為 ADA4807，電路如圖 2.158。

圖 2.158 ADA4807 基準源緩沖電路

進行瞬態分析的結果如圖 2.159，在 ADA4807 輸出直接驅動 10μf 與 0.1uf 電容時，電路輸出 2.5V 十分穩定。

圖 2.159 ADA4807 基準源緩沖電路瞬態分析結果

導致這種現象的原因是 ADA4807 相比 ADA4522 具有一定的容性負載驅動能力。容性負載驅動能力（Capacitive Load Drive）是指放大器輸出驅動容性負載時，對輸出信號過沖的抑制能力，通常以百分比表示。

如圖 2.160，表示 ADA4807 在增益為 1 倍的電路中，輸出驅動 15pf 電容，當輸出信號峰峰值為 20mV 時，輸出過沖的在 17%以內。

圖 2.160 ADA4807 輸出特性

通過圖 2.161 可以更好的理解這一過程，負載電容為 15pf，輸出信號從 -10mV 到+10mV 的階躍變化，過充電壓大約為 3.5mV。

圖 2.161 ADA4807 不同容性負載下的小信號瞬態響應

2 、容性負載對穩定性的影響

放大器輸出驅動容性負載時，開環輸出電阻 Ro 與負載電容 Cload 組成一階 RC 電路。如圖 2.262，新增極點 fp，頻率為式 2-93。

?

其中，開環輸出電阻 Ro，近似等于開環輸出阻抗。

新增極點 fp 處相位延遲 45°，高于 10 倍 fp 頻率的相位延遲 90°。參考《放大器相位裕度與電路穩定性判斷方法》，在環路增益為 0dB 時，使用放大器的相位裕度判斷電路是否穩定，即是否能直接驅動該容性負載。

圖 2.162 放大器開環輸出阻抗驅動電容負載電路圖

如圖 2.163（a），以 ADA4625-1 為例的環路增益仿真電路，根據上一篇《放大器輸出阻抗的參數計算與仿真》可知 ADA4625-1 開環輸出電阻 Ro 約為 28.96Ω，當電路輸出直接驅動 1uf 容性負載時，由式 2-93 計算新增極點頻率約為 5.495KHz。另外，使用 ADA4625 輸出驅動純電阻電路進行對比，如圖 2.163（b）。

圖 2.163 ADA4625 驅動容性負載與阻性負載電路

AC 分析結果如圖 2.164，ADA4625 驅動純阻性負載電路的環路增益為 V（fb1）/V（in1）曲線，在 30.1KHz 處，V（fb1）/V（in1）曲線為 53.118dB；在 301.74KHz 處，V（fb1）/V（in1）曲線為 32.904dB，頻率增益十倍增益衰減接近 20dB。V（fb1）/V（in1）曲線波特圖為 0dB 時對應的相位裕度為 69.462°，判定電路輸出穩定。

圖 2.164 ADA4625 驅動容性負載與阻性負載的環路增益波特圖 AC 分析結果

ADA4625 驅動容性負載電路的環路增益為 V（fb）/V（in）曲線，與 V（fb1）/V（in1）曲線的幅頻特性在低頻范圍內重合。在 6.9KHz 處 V（fb1）/V（in1）曲線與 V（fb）/V（in）曲線的增益相差 3dB，另外在 6.9KHz 前后 20 倍頻率內 V（fb）/V（in）曲線相位延遲 90°，即 ADA4625-1 的 Ro 與 Cload 組成的極點頻率為 6.9KHz。在 30.1KHz 處，V（fb）/V（in）曲線的增益為 39.785dB。在 301.74KHz 處，V（fb）/V（in）曲線的增益為 0dB，頻率增加十倍增益衰減接近 40dB。V（fb）/V（in）曲線在波特圖 0dB 處，對應相位裕度為 1.075°，判斷電路不穩定。

3 、容性負載驅動補償方法與仿真

補償放大器容性負載驅動能力不足的方法是增加零點 fz 補償極點產生相位延遲。如圖 2.165（a），在放大器的輸出端 Vout 與容性負載 Cload 之間串聯隔離電阻 Riso，電路的輸出傳輸網絡簡化為 2.165（b），傳遞函數為式 2-94。

?

由式 2-94 可見，使用隔離電阻 Riso 之后，極點頻率調整為式 2-95。

?

新增零點頻率為式 2-96。

?

為保證補償電路驅動容性負載時，放大器穩定工作，即 Avoβ為 0dB 時，相位裕度大于 45°，零點頻率至少設置在 Avoβ為 20dB 處，因此隔離電阻最小值 Riso_MIN 為式 2-97。

?

如圖 2.167，環路增益曲線為 20dB 時，頻率為 94.69KHz。代入式 2-97 計算隔離電阻為：

圖 2.165 容性負載驅動補償電路分析

將圖 2.163（a）作為比對電路，應用在圖 2.166（a）。將所計算的 Riso 阻值，應用于容性負驅動補償電路，如圖 2.166（b）。

圖 2.166 ADA4625 容性負載驅動補償電路

AC 分析結果如圖 2.167，使用 Riso 補償電路的環路增益 V（fb1）/V（in1） 曲線的增益為 0dB 時，對應的相位裕度為 83.69°。判斷所使用的補償方法有效，放大器輸出穩定。

圖 2.167 ADA4625 容性負驅動補償電路波特圖 AC 分析結果

綜上，在一些精密放大器的規格書中，可能沒有提供容性負載驅動參數，所以工程師容性負載驅動的電路中認真評估所使用放大器的驅動能力。針對驅動能力不足的放大器，需要結合放大器的開環輸出阻抗設計隔離電阻，將新增零點的頻率至少設置在原電路環路增益為 20dB 處進行補償，保證電路穩定工作。
? ? ? ?責任編輯:pj