高性能模擬與混合信號IC領導廠商Silicon Laboratories (芯科實驗室有限公司, NASDAQ: SLAB)今日宣布推出業界首款通用時鐘緩沖器(clock buffer)，可以用單顆IC替代多顆LVPECL、LVDS、CML、HCSL和LVCMOS緩沖器，而無需多個不同格式緩沖器。新型Si533xx系列產品集成常見的時鐘樹功能，包括時鐘分配、時鐘復用、時鐘分頻、格式轉換和電平轉換。Si533xx系列產品基于專利的低相位噪聲時鐘驅動器架構，其超低抖動特性可滿足最嚴格的抖動規范，并具有簡化時鐘樹設計，與其他產品相比，為設計人員提供更多的抖動余量。Si533xx時鐘緩沖器特別針對通信、數據中心、無線設施、廣播視頻和嵌入式計算應用的需求而設計。

　　Si533xx時鐘緩沖器系列產品是Silicon Labs完整時鐘產品組合的新成員，對于所有高性能應用，客戶都可以簡化完整時鐘樹解決方案的設計和采購。Silicon Labs時鐘樹產品可提供業界最高集成度，并且時鐘生成和分配所需的外部器件數量最少。從同一供應商獲取所有時鐘器件，能夠確保端到端性能，免去令人頭疼的互操作性，同時也簡化客戶的供應鏈管理。

　　其他時鐘緩沖器通常僅支持單一時鐘輸出信號格式，而且沒有集成基本的時鐘樹功能。這種缺陷迫使系統設計人員使用多種分立緩沖器、復用器、分頻器和電平轉換器來滿足時鐘分配需求，由此增加設計的復雜性和成本。Silicon Labs靈活的高集成度解決方案解決以上問題，既增加靈活性、簡化時鐘樹和減少設計復雜度，又避免令人頭疼的采購問題。

　　Si533xx時鐘緩沖器提供單芯片解決方案，可以替代高達10個不同的LVPECL、LVDS、CML和HCSL緩沖器輸出，或高達20個LVCMOS緩存器輸出，以及分立的復用器、分頻器和電平轉換器。Si533xx時鐘緩沖器的獨特架構使設計靈活性最大化。時鐘輸出分成兩個獨立的區，每個區的信號格式可通過引腳由用戶選擇，為開發人員提供多種選擇。兩個區都具備獨立于內核電壓的專用電源電壓引腳，可啟動簡單的電壓電平轉換。器件的通用輸入級支持兩個差分或單端輸入，低噪聲2:1輸入復用器支持無差錯切換，可消除輸入時鐘切換期間無效脈沖傳輸到器件輸出端的風險。此外，一些Si533xx緩沖器支持獨立的輸出時鐘啟動引腳，具有控制靈活性。

　　Si533xx系列產品在保證性能的前提下，提供高集成度和靈活度。Si53302芯片是業界最低抖動的多格式緩沖器(典型值100fs RMS)，其性能可與一流的固定格式緩沖器相媲美。此外，器件的2:1輸入復用器在時鐘輸入引腳之間提供60dB以上信號隔離度，使串擾產生的抖動最小化，在需要雙輸入時鐘的應用中保證低噪聲運行。片上電源電壓調整可提供極高的電源噪聲抑制(PSRR)能力，確保FPGA、ASIC、SoC和PHY中穩定的低噪聲運行。

　　Silicon Labs副總裁暨時序產品總經理Mike Petrowski表示：“我們應用創新的混合信號技術創建時鐘緩沖器的全新類別，特別針對令人頭疼的時鐘樹相關問題而設計。Si533xx系列產品重新定義時鐘緩沖器功能，包括高集成度、通用并且沒有性能損失的任意格式轉換器，為開發人員創新和簡化系統設計提供更大靈活性。”

　　價格和供貨

　　Silicon Labs Si533xx時鐘緩沖器現已量產，支持多種封裝類型，1萬顆采購量時單價為0.8美元起。Si53301/4-EVB開發套件支持Si533xx系列產品，具有Si53301 2入6出的通用緩沖器/轉換器。此開發套件可用于評估所有Si533xx產品性能，易于通過跳線來配置，而無需額外軟件。

　　Silicon Labs還提供在線交叉查詢參考工具，可以識別出與傳統緩沖器引腳和功能兼容的Si533xx緩沖器型號。