作者：郭冰清

AMD 軟件與 AI 產品市場經理

?

作為廣受青睞的 AI 加速開發平臺，Vitis AI 已發布全新版本，并于 6 月 15 日正式推出。

我們一直期待 AI 在不同的工作負載和器件平臺上發揮更重要的作用。由于從數據中心到邊緣端都對 Vitis AI 有著巨大的市場需求，因此，AMD 賽靈思著力豐富與強化 Vitis AI 的功能，旨在提供更快的 AI 加速。本文將對 Vitis AI 2.5 ?的新功能及優化進行概述。

Vitis AI 2.5 的模型庫增加了廣受歡迎的NLP及更多 CNN 模型，例如 Bert-base，Vision Transformer、端到端 OCR， 以及應用于 SLAM 場景的SuperPoint 與? HFNet 模型等。隨著 AMD 對賽靈思的收購， AMD 進一步獲得了卓越的軟硬件功能；如今，Vitis AI 2.5 支持基于 AMD EPYC 服務器處理器的深度神經網絡 ZenDNN 庫的 38 種基本模型和優化模型。可以想象，更多的 AMD CPU 用戶將通過 Vitis AI 體驗更快的 AI 性能加速。

?

在上一個版本 Vitis AI 2.0 中，我們首次增加了“全圖形優化器（ WeGO ）”這一功能，并在開發者群體中獲得了積極的反饋。通過將Vitis AI 堆棧與主流AI框架的集成，WeGO 提供了一套便捷的在云端深度學習處理器單元（ Deep Learning Processing Unit，以下簡稱DPU ）上部署 AI 模型的方案。在 Vitis 2.5 中，WeGO 進一步支持了 Pytorch 和 Tensorflow 2 框架。此外，還新增了圖像分類、目標檢測和分割等 19 個示例，旨在幫助用戶在數據中心平臺上更順利地部署 AI 模型。

AMD 賽靈思平臺上卓越的 AI 加速性能，離不開一系列強大的AI加速引擎和易于使用的軟件工具。目前，我們向主要的 FPGA、自適應 SoC、Versal ACAP 以及 Alveo?數據中心加速器卡提供可擴展的深度學習處理器單元DPU。

隨著 Vitis AI 2.5 的發布，Versal DPU IP 可支持 Versal AI Core 系列 VC1902 器件上的多個計算單元模式（ Multiple compute unit ），支持 Depthwise 卷積和 LeakyReLU 算子組合等；Zynq Ultrascale MPSoC DPU IP 新增了由算術邏輯單元（ ALU ）實現的 Pool 和 Depthwise 卷積功能，HardSigmoid 和 HardSwish 功能，Depthwise 卷積結合 LeakyReLU算子組合，此外，還支持大 kernel-size MaxPool、大kernel-size AveragePool及矩形kernel-size AveragePool ，以及 16 位常數權重等新功能。

數據中心端 DPU IP 新增支持更大kernel-size 的Depthwise 卷積（從1x1到8x8），支持基于 AI 引擎（ AI Engine ）的 pooling、ElementWise 加法及乘法，和大 kernel-size pooling 等功能，滿足更多云端 AI 應用開發需求。

本文僅簡要講解了 Vitis AI 2.5 的主要功能。