摘要：本設(shè)計(jì)主要完成了中頻全數(shù)字頻譜分析儀的FPGA設(shè)計(jì)與實(shí)現(xiàn)。本設(shè)計(jì)的平臺(tái)是在Xilinx的Spartan6系列xc6slx16-3csg324型號(hào)的FPGA芯片中完成的，同時(shí)配合DSP等一些外圍芯片與設(shè)備。本設(shè)計(jì)能夠完成對(duì)中頻信號(hào)的功率和頻譜的分析，同時(shí)能夠根據(jù)不用的應(yīng)用需要完成輸入信號(hào)的不同倍數(shù)的抽取、平均，實(shí)現(xiàn)了多種分辨率帶寬（RBW）和視頻帶寬（VBW）之間的相互切換，能夠滿足不同場(chǎng)合的需要。

　　頻譜分析儀的主要工作原理

　　接收到的中頻模擬信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換為14位的數(shù)字信號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算，對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。

　　各個(gè)功能單元的詳細(xì)說(shuō)明

　　1. DDC數(shù)字下變頻：對(duì)輸入的中頻信號(hào)變頻到0Hz點(diǎn)，即對(duì)輸入的信號(hào)分別與sin函數(shù)和cos函數(shù)相乘得到I路和Q路信號(hào)。

　　2. 采樣率變換：同過(guò)兩級(jí)CIC實(shí)現(xiàn)，能夠?qū)崿F(xiàn)5、14、48、144、480…480000多個(gè)速率的切換。

　　3. 濾波：通過(guò)把FIR和半帶濾波器結(jié)合能夠?qū)崿F(xiàn)很好的濾波性能，同時(shí)能夠?qū)崿F(xiàn)2倍的抽取。

　　4. 加窗：對(duì)輸入的信號(hào)進(jìn)行連續(xù)的加窗，窗長(zhǎng)64點(diǎn)，為高斯窗。

　　5. FFT：通過(guò)對(duì)輸入信號(hào)做FFT運(yùn)算能夠?qū)崿F(xiàn)對(duì)信息的頻譜進(jìn)行分析。FFT運(yùn)算點(diǎn)數(shù)為64點(diǎn)。

　　6. 平方求和：分別對(duì)I路、Q路信號(hào)平方，然后相加得到一路信號(hào)

　　7. 平均：根據(jù)不同的RBW和VBW完成不同的平均長(zhǎng)度。

　　更多詳情，請(qǐng)繼續(xù)瀏覽：【基于Xilinx FPGA的多分辨率頻譜分析儀設(shè)計(jì)】

　　更多賽靈思FPGA DIY系列文章：

　　賽靈思FPGA DIY系列（1）：車牌號(hào)定位與識(shí)別系統(tǒng)【詳情】

　　賽靈思FPGA DIY系列（2）：數(shù)字存儲(chǔ)掃頻儀【詳情】

　　賽靈思FPGA DIY系列（3）：HDUSec-網(wǎng)絡(luò)行為分析監(jiān)控系統(tǒng)【詳情】

　　賽靈思FPGA DIY系列（4）：溫控風(fēng)扇系統(tǒng)的設(shè)計(jì)【詳情】

　　賽靈思FPGA DIY系列（5）：中頻全數(shù)字頻譜分析儀的實(shí)現(xiàn)【詳情】

?