我們先要指定所用芯片的型號，

　　菜單：Assign->Device

　　如下圖

　　將彈出一窗口

　　(注意把show only fastest speed grades前的鉤去掉,否則看不到EPM7128SLC84-15)

　　在Debice Family 中選擇MAX7000S

　　DEVICE選擇EPM7128SLC84-15

　　再指定芯片的管腳(也就是把你設計的IO口如L1，L2指定到芯片對應的管腳上如10，9)

　　Assign->Pin/Location/Chip(也可以在空白處點右鍵，選Assign->Pin/Location/Chip)

　　將彈出下圖窗口：

?

　　在Node Name 中添入SW3

　　Chip Resource 下的Pin中輸入管腳41

　　在Pin type中輸入input

　　點ADD

　　連后同樣指定以下管腳：

　　Node namepinPin type

　　SW244input

　　SW145input

　　L110output

　　L29output

　　在加完L2后點OK(編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor,具體見在編譯后面的講解)

　　編譯文件

　　File->Project->save&Compile

?

　　此時可能彈出下圖WARNING窗口，提示“project has user pin or logic cell assignments, but never been compiled before. For best fitting results, let the compiler choose the first set of assignments instead”，這是因為在管腳指定之前沒有compile，你只要再點save & compile就可以了

?

　　MAX PLUS II 編譯器將檢查項目是否有錯，并對項目進行邏輯綜合，然后對設計進行布局布線，放到一個Altera 器件中，同時將產生報告文件、編程文件和用于時間仿真用的輸出文件

　　邏輯綜合：就是把HDL語言或原理圖翻譯成最基本的與或非門的連接關系

　　布局布線：把這種與或非門的連接關系用芯片的內部的可編程結構和連線來實現

　　如果設計正確，將下圖所示，點確認

?

　　編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor

?

　　將彈出一窗口如下圖

?

　　雙擊空白處，可以看到下圖所示IO在芯片EPM7128SLC84上的布局

?

　　創建一個設計的符號

　　(此和本設計無關，僅供其他設計在高層調用)

　　在 File菜單中選擇 Create Default Symbol 項，即可創建一個設計的符號。該符號可被高層設計調用。

?

　　此時會產生一個COMPILE窗口，直接點Start,完成后點確認