關鍵詞： eeprom , M24LR64－R , 接口

ST公司的M24LR64-R是無線存儲器，具有口令保護的64kbits EEPROM以及400kHz I2C串行總線和13.56MHz ISO 15693 RF協議的雙接口的64kbits EEPROM，可實現智能手機的近場通信（NFC）。單電源1.8V~5.5V工作，64kbits EEPROM分成I2C模式的8192B和RF模式的2048bits×32bits，無接觸接口和ISO 15693與ISO 18000-3 mode 1兼容，載波頻率13.56MHz±7kHz，廣泛用于工業和消費類電子產品。文章介紹了M24LR64-R的主要特性，方框圖，M24LR64-R單片和多組合參考設計以及雙接口EEPROM開發套件主要特性。

器件M24LR64-R是一款雙接口，電可擦除可編程存儲器（EEPROM）。它具有一個I2C接口，可從通過VCC電源對其進行操作。它也是一種非接觸式內存，由接收到的載波電磁波供電。

2011-12-12 20:20:43 上傳

下載附件 (12.59 KB)

圖1 M24LR64-R方框圖

2011-12-12 20:20:43 上傳

下載附件 (7.09 KB)

圖2 ANT1-M24LR-A參考設計框圖

M24LR64-R在I2C模式下為8192位×8位，在ISO15693和ISO18000-3模式，1RF時，為2048×32位。I2C采用兩線串行接口，包括雙向數據線與時鐘線。該器件內置了一個符合I2C總線定義的4位器件類型識別碼（1010）。

該器件作為I2C協議的從機，所有的內存操作由串行時鐘進行同步。讀寫操作都是由一個啟動條件啟動，該條件由總線主機產生。啟動條件之后是器件選擇碼與讀/寫碼(R/W)，并由應答位（acknowledge bit）終止。

當數據寫入內存時，該器件在總線主機的8位傳輸后，在第九位傳輸期間，插入一個應答位（acknowledge bit）。當總線主機讀取數據時，總線主機以同樣的方式確認收到數據字節。在寫入信號的Ack與讀取信號的NoAck后，數據傳輸被停止條件中止。在ISO15693/ISO18000-3模式的1 RF模式中，M24LR64-R是由13.56MHz載波的電磁波進行訪問的，其傳入的數據是由接收到的信號調幅進行解調的（ASK：幅移鍵控）。收到的ASK波是10％或100％調制的，采用1/256脈沖編碼模式時，數據傳輸速率為1.6 kbits/s，或者采用1/4脈沖編碼模式時，數據傳輸速率為26 kbits/s。

M24LR64-R的負載變化產生的傳出數據采用曼徹斯特編碼（Manchester coding），其有一個或兩個頻率在423 kHz~484 kHz之間的副載波頻率。數據由M24LR64-R傳送（6.6 kbits/s的低數據率模式和26kbit/s的高數據率模式）。M24LR64-R還支持速率為53kbits/s高數據傳輸率模式，其副載波頻率為423kHz。M24LR64-R的射頻功率和信號接口與ISO15693和ISO18000-3模式1建議一致。

M24LR64-R 主要特性

I2C接口

•兩線I2C串行接口支持400kHz協議

•單電源電壓：

- 1.8 V ~ 5.5 V

•字節和頁寫入（最多為4個字節）

•隨機和順序讀出模式

•自定時編程周期

•自動地址遞增

•增強的ESD/閂鎖保護

非接觸式接口

• ISO 15693和ISO18000-3模式1兼容

• 13.56MHz±7kHz載波頻率

•傳入標簽時：10％或100％ASK調制，使用1/4（26kbits/s）或1/256（1.6 kbits/s）的脈沖位置編碼

•從標簽傳出：負載調制采用曼徹斯特編碼（Manchester coding），有 6.6kbits/s的低傳輸速率或26kbits/s的高傳輸速率兩種模式，其副載波頻率在423 kHz~484kHz之間。支持數據傳輸速率為53 kbits/s的快速命令。

•內部調諧電容：27.5pF

• 64位的唯一標識符（UID）

•讀出塊及書寫（32位塊）內存

• 64 kbits的EEPROM，分為：

- I2C模式下8192字節

- RF模式下的32位2048塊

•寫入時間

- I2C：5ms（最大值）

- 射頻：5.75 ms包括內部驗證時間

•超過100萬的寫周期

• RF模式時有多重密碼保護

• I2C模式為單一密碼保護

•超過40年的數據保持

•封裝

- ECOPACK2（符合RoHS且無鹵素）

M24LR64-R多組合參考設計

M24LR64-R多組參考設計描述和設置

M24LR64-R多組參考設計的推出可幫助用戶提高其雙接口EEPROM的存儲器密度，將大限度地減少天線的尺寸與PCB上的I2C接口占位。

其基本原理是，在同一I2C總線（符合I2C規范的規定）上，并行連接幾個M24LR64-R器件，且它們共享一個單個天線。

ANT5-M24LR的參考設計包括了四個并行的M24LR64-R器件，組成了256kbits的等效用戶內存。等效調諧電容值是單個M24LR64-R器件的4倍。因此，無論天線是設計在PCB上或使用SMD電感，其天線比單一M24LR64-R器件的小4倍。

2011-12-12 20:20:43 上傳

下載附件 (15.24 KB)