自中高端FPGA技術(shù)成熟以來(lái),FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無(wú)線通信、圖像處理、工業(yè)控制、儀器測(cè)量等。
2025-10-15 10:39:02
3929 
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。
2014-10-23 15:35:49
6823 
DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì),從而能夠提高算法效率,同時(shí)其開(kāi)發(fā)周期短、系統(tǒng)易于維護(hù)和升級(jí),適合于實(shí)時(shí)視頻圖像處理。
2015-02-03 15:20:47
1660 
案例說(shuō)明 1. Kintex-7 FPGA使用SRIO IP核作為Initiator,通過(guò)AD9613模塊采集AD數(shù)據(jù)。AD9613采樣率為250MSPS,雙通道12bit,12bit按照16bit
2020-06-15 18:18:02
7020 
DSP這幾年有點(diǎn)背,逐漸遠(yuǎn)離主流 話題 ,所以有人就有了這樣的問(wèn)題:DSP會(huì)被FPGA取代嗎? 網(wǎng)友一:獨(dú)立的DSP不會(huì)被FPGA替代,但是會(huì)被增強(qiáng)了信號(hào)處理功能的 ARM 處理器替代。現(xiàn)在基本已
2022-11-29 10:25:02
7359 
DSP和FPGA之間串口通信研究
2015-03-16 15:44:52
現(xiàn)狀是:1.信號(hào)處理板的架構(gòu)是FPGA+DSP,DSP上掛網(wǎng)口,與電腦可正常通信2.數(shù)據(jù)處理板的架構(gòu)是FPGA掛網(wǎng)口,與電腦可正常通信現(xiàn)在問(wèn)題:兩塊板子網(wǎng)口無(wú)法正常通信,且拔插網(wǎng)口后不能自啟動(dòng)。聯(lián)系方式:shang_lg2011@163.com/***尚
2020-05-27 08:28:44
DSP的FPGA的高速數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì),大家可以看看
2015-04-03 21:23:48
本帖最后由 mr.pengyongche 于 2013-4-30 02:57 編輯
FPGA+DSP 在空中背景下運(yùn)動(dòng)目標(biāo)實(shí)時(shí)跟蹤系統(tǒng)中的應(yīng)用 摘要:針對(duì)電視跟蹤系統(tǒng)對(duì)飛行目標(biāo)的檢測(cè)與跟蹤受到速度瓶頸
2012-12-28 11:19:07
本人剛?cè)腴TFPGA,不知道如何實(shí)現(xiàn)FPGA+DSP,FPGA+ARM接口設(shè)計(jì),網(wǎng)上查詢有的說(shuō)FPGA+DSP可以通過(guò)EMIF,IP核實(shí)現(xiàn),FPGA+ARM可以通過(guò)SPI,有沒(méi)有具體硬件參考的?
2016-08-27 11:30:26
本文檔關(guān)于FPGA與DSP組成的一個(gè)強(qiáng)大的開(kāi)發(fā)系統(tǒng)
2014-07-22 16:10:56
.FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。FPGA和DSP處理器具有截然不同的架構(gòu),在一種器件上非常有效的算法.在另一種器件上可能效率會(huì)非常低。如果目標(biāo)要求大量的并行處理或者最大
2019-08-30 06:31:29
教學(xué)工具的范疇。研究社群逐漸將其用于實(shí)驗(yàn)和原型設(shè)計(jì)。為此,NetFPGA小組提供了免費(fèi)的開(kāi)源參考設(shè)計(jì),并維護(hù)著有約50項(xiàng)研究人員所貢獻(xiàn)設(shè)計(jì)的設(shè)計(jì)庫(kù)。我們為新用戶提供支持,運(yùn)行在線論壇,提供輔導(dǎo)資料
2011-07-19 15:51:05
的數(shù)目之外,就是采用可編程邏輯器件,主要是FPGA芯片來(lái)實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開(kāi)發(fā)為主線,遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解,每一個(gè)知識(shí)點(diǎn)都給出了基于ISE(HDL語(yǔ)言
2009-07-21 09:22:42
它。我已經(jīng)更新了 IAR IED 中所需的設(shè)置,還更新了鏈接器文件。在我的代碼中,我有一個(gè)條件可以根據(jù) RCM_SRS 寄存器通過(guò)看門狗重置微控制器。RCM_SRS 的初始值 = 0x00000400
2023-04-11 06:34:46
,任何通信系統(tǒng)之所以能正常工作離不開(kāi)通信協(xié)議的支持。本文以研制一種通信電臺(tái)為例,提出了一種適合無(wú)線通信電臺(tái)的通信協(xié)議,實(shí)驗(yàn)結(jié)果證明此協(xié)議具有很好的性能。 關(guān)鍵詞:通信電臺(tái);通信協(xié)議;DSP;FPGA[url=www.7773.cc]
2013-02-19 15:27:54
最近在調(diào)試FPGA+DSP c6748,用upp來(lái)進(jìn)行數(shù)據(jù)交換,現(xiàn)在遇到一個(gè)問(wèn)題,想請(qǐng)教一下大家,dsp通過(guò)upp發(fā)送數(shù)據(jù)到FPGA,能正常發(fā)送,但是在dsp通過(guò)upp接收數(shù)據(jù)時(shí)遇到了一些問(wèn)題
2020-05-22 09:52:19
fpga+dsp 4路ad采集系統(tǒng),you嘗,rapidio pcieddr3 各種高速外圍接口 代碼有償。qq2715957785
2018-02-24 08:34:21
本帖最后由 全都被注冊(cè)過(guò) 于 2015-8-14 23:15 編輯
fpga為主機(jī)向dsp傳數(shù),fpga的port initial會(huì)高低跳變,導(dǎo)致傳輸速度很慢(我認(rèn)為傳輸速度慢是因?yàn)槠涮儗?dǎo)致的)是什么導(dǎo)致的port initial不停跳變?有人遇到過(guò)這種情況嗎?求教!
2015-08-14 18:47:58
本人今年剛考上研究生(學(xué)校還不錯(cuò)),以后想做跟算法相關(guān)的研究(對(duì)數(shù)學(xué)很感興趣,底子還可以,做過(guò)幾次數(shù)學(xué)建模),有一定的編程能力,但沒(méi)怎么接觸過(guò)硬件,現(xiàn)在想在DSP和FPGA兩個(gè)里選一個(gè)好好學(xué)習(xí)一下,但是不知道應(yīng)該做哪個(gè)?懇請(qǐng)各位朋友不吝賜教,給些中肯的建議。。。不勝感激!
2014-03-29 21:17:00
FPGA+DSP實(shí)現(xiàn)HDLC功能 對(duì)FPGA器件進(jìn)行功能設(shè)計(jì)一般采用的是"ToptoDown"("從頂?shù)降?quot;)的方法,亦即根據(jù)要求的功能先設(shè)計(jì)出頂層的原理框圖,該
2011-03-17 10:23:56
S32K1xx 中的 RCM_SRS 和 RCM_SSRS 有什么區(qū)別?
粘性是什么?(粘性系統(tǒng)復(fù)位狀態(tài)寄存器(RCM_SSRS))
2023-06-09 07:03:53
處理器的數(shù)目之外,就是采用可編程邏輯器件,主要是FPGA芯片來(lái)實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開(kāi)發(fā)為主線,遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解,每一個(gè)知識(shí)點(diǎn)都給出了基于ISE(HDL語(yǔ)言
2009-07-21 09:20:11
處理器的數(shù)目之外,就是采用可編程邏輯器件,主要是FPGA芯片來(lái)實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開(kāi)發(fā)為主線,遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解,每一個(gè)知識(shí)點(diǎn)都給出了基于ISE(HDL語(yǔ)言
2009-07-24 13:07:08
核心控制單元并完成視頻信號(hào)的中值濾波工作;以DSP作為整個(gè)系統(tǒng)的核心處理單元對(duì)采集的視頻圖像信息進(jìn)行JPEG壓縮;在視頻傳輸單元設(shè)計(jì)了以PDIUSBD12芯片為基礎(chǔ)的USB總線,負(fù)責(zé)視頻信號(hào)的傳輸。
2019-07-01 07:38:06
,數(shù)字信號(hào)處理與數(shù)字圖像處理沒(méi)有太大區(qū)別),就意味著可以用FPGA做硬件設(shè)計(jì)來(lái)實(shí)現(xiàn)DSP芯片的功能,當(dāng)然,相比較專業(yè)的DSP芯片 成本太高,因此你也沒(méi)必要選擇FPGA+DSP,就選擇DSP芯片,算法...
2021-07-28 09:16:02
基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要 本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺(tái)。重點(diǎn)介紹了以高速數(shù)字信號(hào)處理器TMS320DM642
2012-12-19 11:05:08
。 整個(gè)系統(tǒng)以FPGA作為核心控制單元并完成視頻信號(hào)的中值濾波工作;以DSP作為整個(gè)系統(tǒng)的核心處理單元對(duì)采集的視頻圖像信息進(jìn)行JPEG壓縮;在視頻傳輸單元設(shè)計(jì)了以PDIUSBD12芯片為基礎(chǔ)的USB總線,負(fù)責(zé)視頻信號(hào)的傳輸。
2019-06-28 08:10:26
圖像數(shù)據(jù)處理的工作原理是什么?基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?
2021-06-02 06:54:28
項(xiàng)目研究的目的和主要研究內(nèi)容 研究目的 為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控,并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備,有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開(kāi)發(fā)一款遠(yuǎn)程控制器,簡(jiǎn)稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場(chǎng)數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁(yè)等多項(xiàng)功能。
2019-06-19 07:34:06
基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
2012-06-27 17:23:53
告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁(yè)等多項(xiàng)功能。 主要研究內(nèi)容 1.遠(yuǎn)程監(jiān)控系統(tǒng) 遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示),其中主要研究內(nèi)容為RCM遠(yuǎn)控器。 圖 1 遠(yuǎn)控器通過(guò)RJ45
2019-06-28 07:21:32
基于FPGA和DSP的光纖傳感信號(hào)實(shí)時(shí)處理系統(tǒng)。2. 系統(tǒng)組成與硬件流程圖圖1 系統(tǒng)結(jié)構(gòu)框圖2.1 A/D前端處理電路及A/D采樣模塊探測(cè)器對(duì)光纖輸入的光脈沖序列進(jìn)行光電轉(zhuǎn)換,通過(guò)濾波器實(shí)現(xiàn)波分解復(fù)用,再對(duì)信號(hào)
2021-07-05 11:23:33
數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁(yè)等多項(xiàng)功能。 主要研究內(nèi)容 1.遠(yuǎn)程監(jiān)控系統(tǒng) 遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示),其中主要研究內(nèi)容為RCM遠(yuǎn)控器
2019-06-19 07:36:34
最近在做一個(gè)信號(hào)處理電路,之前確定了FPGA+DSP的方案,但是最近又有點(diǎn)糾結(jié)。是這樣子:信號(hào)處理的頻率為1kHz,每個(gè)周期內(nèi)要做一個(gè)差不多200k個(gè)點(diǎn)的浮點(diǎn)FFT,而且還要進(jìn)行一些其他的數(shù)據(jù)處理
2018-05-11 11:54:50
,生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求.FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。
2019-11-06 08:34:27
,生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求.FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。
2019-08-19 06:38:12
雖說(shuō)FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),但有什么方法去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的呢?
2021-04-08 06:54:33
我想用FPGA+DSP做個(gè)聲相儀,有感興趣的小伙伴嗎?一起開(kāi)發(fā),在上海最好啦。先做原型機(jī)出來(lái),然后再考慮產(chǎn)品化。私聊:QQ 4010087
2017-04-25 14:53:48
,以通常產(chǎn)品認(rèn)證周期為4-8周作參考。價(jià)格因不能確定具體的RCM認(rèn)證產(chǎn)品,以通常產(chǎn)品認(rèn)證報(bào)價(jià)為6000-80000元作參考。華強(qiáng)認(rèn)證網(wǎng)一家專門做檢測(cè)認(rèn)證的網(wǎng)站!我來(lái)自華強(qiáng)認(rèn)證網(wǎng),為電子電器產(chǎn)品提供檢測(cè)認(rèn)證解決方案,認(rèn)證產(chǎn)品采購(gòu)?fù)扑]等。`
2015-08-28 17:17:53
c-tickr 備案主體是澳大利亞的合法注冊(cè)公司,所在,在rcm的申請(qǐng)過(guò)程中就需要有澳大利亞的法人主體,也就是rcm是需要澳大利亞公司為擔(dān)保的一種認(rèn)證模式="" 對(duì)于大部分產(chǎn)品來(lái)說(shuō),都需要
2018-11-26 11:05:17
設(shè)計(jì)以DSP和FPGA為控制核心的控制板:PCBhttps://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-22878000120.6.3dc6a116vkdxyP&id=619896868979
2020-08-04 19:21:51
FPGA通過(guò)GPIO口發(fā)送中斷給DSP讓DSP讀取數(shù)據(jù),那么DSP怎么通知FPGA已經(jīng)讀完了呢???
2018-07-30 09:37:02
介紹了一種基于FPGA+DSP 的數(shù)據(jù)采集與處理平臺(tái),給出了系統(tǒng)實(shí)現(xiàn)的總體方案,并闡述了各部分硬件電路的設(shè)計(jì)。重點(diǎn)對(duì)FPGA 內(nèi)部各主要功能模塊做了詳細(xì)闡述,對(duì)各個(gè)模塊的設(shè)計(jì)方法
2009-12-19 15:59:16
34 簡(jiǎn)要分析了DSP+FPGA 系統(tǒng)的特點(diǎn)和優(yōu)越性,結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā),提出了在此系統(tǒng)中,FPGA 設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),并且給出了詳實(shí)的分析和解決方案。
2009-12-23 14:53:54
20 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā),提出了在此系統(tǒng)中,FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),并且給出了詳實(shí)的分析和解決方案。
2010-07-21 17:28:04
18 以DSP為核心的控制結(jié)構(gòu)框圖
以DSP為核心的控制結(jié)構(gòu)框圖
控制電路以DS
2009-07-17 08:25:33
4573 
近年來(lái),高級(jí)綜合工具已成為在設(shè)計(jì)方案中使用或希望使用FPGA的工程師的必殺技。這種工具以應(yīng)用的高級(jí)表示法(比如用C語(yǔ)言或MATLAB的M語(yǔ)言編寫的表示法)為輸入,并生成面向FPGA的硬件實(shí)現(xiàn)的寄存器傳輸級(jí)HDL描述。 高級(jí)綜合工具(HLST)對(duì)兩種類型的潛在用戶非
2011-02-25 00:02:56
36 摘要:在FPGA+DSP構(gòu)建的便件平臺(tái)上,以鏈路口(LINKPORT)通信協(xié)議為根據(jù),實(shí)現(xiàn)紅外圖像數(shù)據(jù)采集與顯示。重點(diǎn)描述紅外圖像數(shù)據(jù)采集與經(jīng)過(guò)LINKPORT傳入DSP,圖像壓縮與經(jīng)過(guò)LINKPORT傳出DSP以及圖像數(shù)據(jù)緩存與顯示,最后介紹了程序高度過(guò)程中的方法。樣機(jī)在實(shí)
2011-03-01 00:11:12
89 System Generator 工具由 MathWorks 與 Xilinx 合作開(kāi)發(fā)而成,DSP 設(shè)計(jì)人員可使用 MATLAB 和Simulink 工具在 FPGA 內(nèi)進(jìn)行開(kāi)發(fā)和仿真來(lái)完善 DSP 設(shè)計(jì)。 該工具為系統(tǒng)級(jí) DSP 設(shè)計(jì)與 FPGA 硬件實(shí)現(xiàn)的融合起
2011-05-11 18:36:23
226 利用實(shí)現(xiàn)DSP和FPGA的數(shù)字化開(kāi)關(guān)電源的實(shí)用化研究
2011-10-11 19:20:00
65 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中,信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì),DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:40
8211 
設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP為控制核心,用FPGA構(gòu)建運(yùn)動(dòng)控制器與傳感器以及電機(jī)驅(qū)動(dòng)器的接口電路。充分發(fā)揮了DSP強(qiáng)大的運(yùn)算能力和FPGA的并行處理能力。具有
2012-10-26 15:21:51
93 DSP2812寄存器詳解DSP2812寄存器詳DSP2812寄存器詳解解
2016-01-08 14:17:17
8 基于DSP與FPGA的運(yùn)動(dòng)控制器設(shè)計(jì),下來(lái)看看。
2016-05-10 11:24:33
32 基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:35
9 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:19
36 光纖陀螺信號(hào)處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:25
2 失產(chǎn)品差異化所需的足夠的可定制性。 據(jù)市場(chǎng)研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報(bào)告稱,選擇處理器和 FPGA 的主要標(biāo)準(zhǔn)不是器件本身,而是開(kāi)發(fā)它們的工具。這一概念對(duì)于包含 FPGA 和 DSP 處理器的平臺(tái)亦應(yīng)成立。 在 DSP 處理器和 FPGA 之間,傳統(tǒng)
2017-10-20 09:07:37
0 所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像,FPGA將CMOS采集的Bayer格式的
2017-10-26 15:44:56
3 所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像,FPGA將CMOS采集的Bayer格式的
2017-10-31 17:00:34
14 了DSP應(yīng)用領(lǐng)域,近一、兩年,隨著3G通信、視頻成像等領(lǐng)域的發(fā)展,FPGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。 為什么會(huì)用FPGA做DSP?Xilinx中國(guó)區(qū)運(yùn)營(yíng)總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析:DSP表示數(shù)字信號(hào)處理器,也可以表示為數(shù)字信號(hào)處理并不代表某一種芯片。實(shí)際上,數(shù)字信號(hào)
2017-11-06 10:48:09
2 了DSP應(yīng)用領(lǐng)域,近一、兩年,隨著3G通信、視頻成像等領(lǐng)域的發(fā)展,FPGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。 為什么會(huì)用FPGA做DSP?Xilinx中國(guó)區(qū)運(yùn)營(yíng)總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析:DSP表示數(shù)字信號(hào)處理器,也可以表示為數(shù)字信號(hào)處理并不代表某一種芯片。實(shí)際上,數(shù)字信號(hào)
2017-11-06 13:58:57
8 設(shè)計(jì)所需的足夠的可定制性。 市場(chǎng)研究公司Forward Concepts 2005年發(fā)表的一則調(diào)查報(bào)告稱,選擇處理器和FPGA的主要標(biāo)準(zhǔn)不是器件本身,而是開(kāi)發(fā)它們的工具。這一概念對(duì)于包含FPGA和DSP處理器的平臺(tái)亦應(yīng)成立。 在DSP處理器和FPGA之間,傳統(tǒng)的DSP開(kāi)發(fā)者通常選
2017-11-06 13:59:42
3 在現(xiàn)代工業(yè)控制系統(tǒng)中,對(duì)電機(jī)的控制是其重要組成部分。編碼器作為電機(jī)角位移的檢測(cè)裝置,為系統(tǒng)提供重要反饋信號(hào)。本文介紹了一個(gè)適合嵌入式系統(tǒng)的基于DSP和FPGA的海德漢光電編碼器信號(hào)處理通用模塊,能夠
2017-11-18 03:39:01
4476 
高速率跳頻、高帶寬技術(shù)是提高跳頻發(fā)射機(jī)性能的關(guān)鍵,本文結(jié)合軟件無(wú)線電思想和架構(gòu),提出一種基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)的設(shè)計(jì)方案,該系統(tǒng)兼容多種調(diào)制方式和跳頻速率及數(shù)碼率。系統(tǒng)采用上下變頻器作為系統(tǒng)基帶信號(hào)與中頻信號(hào)之間的頻率轉(zhuǎn)換器,還給出了系統(tǒng)電路原理圖和程序流程圖。
2017-11-22 08:02:36
3115 
利用FPGA的高度并行性和對(duì)時(shí)延的準(zhǔn)確控制,設(shè)計(jì)對(duì)激光陀螺信號(hào)的高速、精確解調(diào)系統(tǒng)。該系統(tǒng)以XILINX FPGA為硬件核心,通過(guò)巧妙的時(shí)鐘設(shè)計(jì)和高速高階濾波設(shè)計(jì),很好地實(shí)現(xiàn)了對(duì)陀螺信號(hào)精確鑒相
2018-07-17 08:55:00
3276 
高速度、高精度等優(yōu)點(diǎn),廣泛應(yīng)用于復(fù)雜伺服控制領(lǐng)域 。以PC104PLIUS和CAN為總線接口,DSP為核心處理芯片,FPGA設(shè)計(jì)前端預(yù)處理電路及接口。此結(jié)構(gòu)的
2018-07-18 14:35:00
6127 
針對(duì)噴油器霧化粒徑測(cè)量系統(tǒng)實(shí)時(shí)數(shù)據(jù)處理的特點(diǎn),將FPGA技術(shù)與DSP技術(shù)相結(jié)合,研究一種基于FPGA和DSP的電控噴油器粒徑檢測(cè)系統(tǒng);為滿足動(dòng)態(tài)測(cè)量的要求,設(shè)計(jì)了應(yīng)用高性能的多路開(kāi)關(guān)和超低輸入偏置電流運(yùn)放的多通道微電流高速采集板;詳細(xì)介紹了檢測(cè)系統(tǒng)中基于FPGA和DSP的軟硬件設(shè)計(jì)和工作原理。
2017-12-06 17:03:04
2550 
本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成,使用FPGA核心搭建專用高速視頻采集模塊,使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算,通過(guò)圖像算法提取車流量信息,最終結(jié)合模糊算法實(shí)現(xiàn)智能控制。
2018-01-09 14:15:41
2686 
DSP指令詳解大全(詳細(xì))
2018-05-22 10:27:49
9 本文采用ADC+高頻時(shí)鐘電路+FPGA+DSP的結(jié)構(gòu)模式,設(shè)計(jì)了一種實(shí)時(shí)采樣率為2 Gsps的數(shù)字存儲(chǔ)示波器數(shù)據(jù)采集系統(tǒng),為國(guó)內(nèi)高速高分辨率的數(shù)據(jù)采集系統(tǒng)的研制提供了一個(gè)參考方案。
2019-05-03 09:19:00
7263 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說(shuō)明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:00
3785 
整個(gè)系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時(shí),感應(yīng)線圈取出啟爆電流,首先是高速數(shù)據(jù)采集與存儲(chǔ)電路,以FPGA為核心,對(duì)數(shù)據(jù)進(jìn)行高速采集與存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢,FPGA發(fā)信號(hào)告知DSP采集完畢,開(kāi)始對(duì)采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:03
3814 
高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景,提出采用FPGA+DSP的處理結(jié)構(gòu),結(jié)合高性能A/D和D/A處理芯片,設(shè)計(jì)了一個(gè)通用處理平臺(tái),并對(duì)其主要性能進(jìn)行了測(cè)試。
2018-10-18 16:36:48
5708 
大,運(yùn)算簡(jiǎn)單,但是要求運(yùn)算速率高,可以用FPGA硬件來(lái)處理,上層所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束
2018-10-22 22:00:01
891 滿足導(dǎo)航系統(tǒng)設(shè)計(jì)的小型化、實(shí)時(shí)性要求,本文提出了一種基于FPGA+DSP的實(shí)現(xiàn)方案。該方案的設(shè)計(jì)思路是:將FPGA映射到DSP EMIF的一段地址空間,并用FPGA來(lái)完成多通道信號(hào)的采集;DSP根據(jù)
2018-11-07 17:18:23
10 提出了一種新的基于FPGA+DSP的高精度數(shù)字化電源的數(shù)據(jù)采集方案。詳細(xì)闡述了FPGA與DSP之.間vXSPI接口進(jìn)行同步通信,以及用DSP作為控制器并通過(guò)PI調(diào)節(jié)產(chǎn)生PWM波形來(lái)控制數(shù)字化電源穩(wěn)定性的具體方法。
2018-11-07 17:18:30
23 在信號(hào)處理領(lǐng)域中,基于FPGA+DSP的結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用,功能變得更加豐富,成本日趨低廉。而在某些小型化應(yīng)用的場(chǎng)合中,對(duì)系統(tǒng)體積的要求越來(lái)越高,因此
2019-02-22 14:37:58
8920 
基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(開(kāi)關(guān)電源技術(shù)發(fā)展綜述)-該文檔為基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)講解文檔,是一份不錯(cuò)的參考資料,感興趣的可以下載看看,,,,,,,,,,,,,,,,,
2021-09-24 11:32:01
36 FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(電源技術(shù)是什么檔次的期刊)-為基于FPGADSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)講解文檔摘 要:提出了一種新的基于FPGA+DSP的高精度數(shù)字化電源
2021-09-27 11:16:45
19 FPGA-DCM使用詳解(通信電源技術(shù)期刊編輯部電話)-該文檔為FPGA-DCM使用詳解文檔,是一份還算不錯(cuò)的參考文檔,感興趣的可以下載看看,,,,,,,,,,,,,,,,
2021-09-28 11:22:17
6 DSP芯片(master):TMS320F28069FPGA芯片(slave):Spartan-xc6slx25-2ftg256SPI協(xié)議:SCK:5MHz數(shù)據(jù)長(zhǎng)度:8ByteFalling
2021-12-05 17:21:15
44 基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:51
21 電子發(fā)燒友網(wǎng)站提供《基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-08 10:37:16
3 FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國(guó)產(chǎn)DSP開(kāi)發(fā)的高性能核心板卡。對(duì)外接口采取郵票孔連接方式,可以極大提高信號(hào)傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡的系統(tǒng)框圖如下
2025-06-20 14:12:22
912 
評(píng)論