業界首款解決方案，用來分析用于 RISC/FPGA 設計空間探索的 C/C ++ 代碼，從而優化硬件/軟件分區。

與賽靈思 SDSoC 開發環境和 Vivado Design Suite 完全集成，可簡化 SLX 優化代碼的合成。

致力于打造適用于異構多核器件的 SLX 編程工具的Silexica (silexica.com)，目前通過賽靈思開發者大會 （美國硅谷， 中國北京， 德國法蘭克福）發布并演示其最新版 SLX ，用于滿足基于賽靈思 Zynq SoC及其它帶 Arm 處理器的器件需求。在為 FPGA 卸載加速機會分析 C/C ++ 代碼時，SLX FPGA 流程可識別應用熱點，這些熱點可為提高系統性能提供最大的潛力。

SLX FPGA 流程包括對 C/C ++ 代碼可綜合性的檢查以及對通過將軟件功能卸載到 FPGA 可實現的性能提升的估計。開發人員可以從單個流程中獲益，該流程可用于優化 Arm Cortex-A 處理器和 FPGA 架構的 C/C++。SLX FPGA 流程提供業界首款完整的 C/C++ 優化解決方案，為用戶提供對其應用的深入了解，以指導 FPGA 設計空間探索來融合優化的硬件/軟件。

通過將 FPGA 用于嵌入式計算任務，此版本的 SLX 旨在支持軟件專業人員，滿足其提升系統性能的需要。從歷史上看，由于缺乏針對 RISC 核和 FPGA 架構進行分析和優化的工具，

因此難以識別和優化用于 FPGA 卸載的 C/C ++ 代碼。用于 FPGA 的 SLX 為軟件開發人員提供了一種優化異構多核系統軟件的簡化方法。Silexica Booth 的實時 SLX 版本展示了從 C/C ++ 代碼分析和優化到軟件 FPGA 代碼綜合的工作流，SLX 識別的軟件是使用集成 SLX 和賽靈思 SDSoC 流程執行 FPGA 的理想選擇。

Silexica 首席執行官 Maximillian Odendahl 表示，“多個系統融合到基于賽靈思 Zynq SoC 的單個器件中會帶來嚴峻的挑戰，這引入了來自商業、第三方、社區和半導體等領域的軟件優化問題。這需要新一代的工具，它能夠深入了解系統優化和加速引擎卸載所需的軟件行為，這正是 SLX 的設計目標。”

Silexica 將參加在硅谷 (US)、北京 (CN) 和法蘭克福 (DE) 舉辦的三場賽靈思開發者大會。

關于 Silexica
Silexica 提供軟件開發解決方案，幫助技術公司采用諸如從概念到部署的自動駕駛汽車等智能產品。SLX 編程工具通過提供軟件在系統中的行為的深入了解，幫助開發人員實現在嵌入式超級計算機上能夠高效運行的軟件。