FPGA正在征服越來越多的應用領域，考慮到它巨大的并行性能、靈活性和可伸縮性，這一點也不足為奇。從簡單的接口設備到使用集成ARM處理器和多千兆接口完成可編程芯片系統開發，FPGA的可能性幾乎是無限的。基于一個標準的FPGA或SoC核心板模塊（無論是基于Intel或Xilinx FPGA或SoC）結合使用經過測試和驗證的IP核，運用FPGA技術快速而容易。

?

進入FPGA科技世界比你想象的要容易

FPGA技術是許多應用程序的可行選擇，并提供了許多潛力，但許多人認為入門門檻很高，編程復雜而費力。然而，現在使用FPGA技術比以往任何時候都更容易，也更有吸引力。FPGA和SoC核心板模塊，以及現成的邏輯塊——所謂的IP核（Intellectual Property知識產權）——有助于縮短產品上市時間，并將特定產品的開發成本和風險最小化。

FPGA特有的技術復雜性可以用強大的標準FPGA或SoC核心板模塊封裝，這使硬件設計甚至比使用傳統的微控制器或DSP要簡單得多。對于中小批量產品，使用FPGA或SoC核心板模塊特別有優勢；對于大批量產品它也值得考慮——不僅僅是在原型開發過程中。

不要第二次發明輪子

采用FPGA和SoC核心板模塊做底板相比購買芯片自行整體設計有很多優勢。高產量的FPGA或SoC核心板模塊現貨降低了它們的成本，同時久經驗證的產品保證了高可靠性。由于Enclustra瑞蘇盈科不同的核心板模塊Pin-to-Pin兼容，因此一個產品后續可以很容易地配備更強大的核心板模塊，甚至在開發過程的后期臨時更換核心板模塊。由于FPGA核心板模塊的高功能密度，也降低了底板的復雜性，使其開發速度更快，成本更低。

圖1：水星Mercury/Mercury+系列XU5-XU8-XU9核心板（綠色PCB，從左至右）及HEMA底板（藍色PCB），不同的核心板結合HEMA底板可用于不同的應用

瞬間安裝并開始

Enclustra瑞蘇盈科提供了基于Intel和Xilinx FPGA和SoC的大量核心板模塊給用戶選擇，例如水星Mercury+ XU9。它將Xilinx Zynq UltraScale+ MPSoC器件與快速DDR4 ECC SDRAM、eMMC flash、QSPI flash、雙千兆以太網PHY和雙USB 3.0相結合，從而形成一個完整而強大的嵌入式處理系統。這個實用的嵌入式處理平臺為用戶提供了一個功能強大且隨時可用的系統，而不必擔心特定的技術細節。它支持的操作系統有Linux和VxWorks （Wind River Helix虛擬化平臺）。該核心板模塊可用于工業溫度范圍，并由單個5~15V電源供電，這進一步簡化了底板開發；該模塊可以為底板上的電路供電，減少了用戶對電源轉換器的需求。

圖2：水星Mercury+ XU9核心板模塊與水星Mercury+ PE1底板

水星Mercury+ XU9 核心板模塊提供20個千兆收發器，每個收發器的數據速率可達15 Gbit/sec， DDR4內存帶寬可達38.4 GByte/sec。基于Xilinx Zynq UltraScale+ MPSoC，它結合了6個ARM內核、一個Mali - 400MP2 GPU （僅EV）、多達12GByte DDR4 SDRAM、眾多標準接口、192個用戶IO和多達504，000個等效的LUT4。

Enclustra瑞蘇盈科為其產品提供廣泛的設計支持，提供所有必需的硬件、軟件和支持材料。除了用戶手冊、產品原理圖、3D模型、PCB footprints和差分I/O length tables，詳細的文檔和參考設計讓用戶很容易開始設計工作。水星Mercury+ XU9與“水星Mercury+ PE1-300/400 底板”相結合，構成了強大的開發和原型平臺。

由于Enclustra瑞蘇盈科平臺化的設計理念，不同的核心板模塊可以搭配同一底板使用。例如，如果用戶不需要ARM核，可以選擇基于Kintex 7的水星Mercury+ KX2 核心板模塊搭配“水星Mercury+ PE1-300/400 底板”使用。

有效的固件設計

為了縮短產品上市時間，公司必須專注于其核心競爭力和專有技術。除了使用核心板模塊，IP核有助于釋放工程能力，以解決特定應用的挑戰，而不是花費時間重新實現現成的功能塊。經過廣泛測試和驗證的IP核可用于許多應用場景，如主機PC到FPGA通信、驅動控制、虛擬FIFO或處理器。

與Enclustra瑞蘇盈科等FPGA服務提供商的合作也有助于使開發過程進一步加速和平滑。這樣，特定于應用的FPGA邏輯的實現就可以被外包，同時服務伙伴也可以用其在基于FPGA的系統設計和硬件開發方面的深入知識來支持客戶。如果用戶后續需要對該系統進行維護和進一步開發，這種合作也會很有優勢。通過與FPGA專家的密切合作，該公司自己的工程師可以從快速學習曲線中受益，并能夠以比從頭開始更快的速度專業地開發基于FPGA的系統。

IP方案使項目更高效

流緩沖控制器

Enclustra瑞蘇盈科的FPGA Manager IP解決方案通過USB 3.0、千兆以太網或PCI Express實現了主機PC和FPGA之間簡單而高效的數據傳輸。該解決方案包括一個主機軟件庫（DLL）和一個用于FPGA的IP核。用戶應用程序通過一個簡單的API與FPGA通信，該API使用隱藏底層協議復雜性的讀/寫命令。支持流訪問和內存映射訪問。

運動控制

模塊化的通用驅動控制器IP核包括控制頻率超過200kHz的8個軸（即電機）所需的一切：從A/D轉換器接口到位置、速度和電流控制器，通過編碼器或解析器的位置檢測，功率級的控制邏輯。支持直流，無刷直流和2或3相步進電機。磁場定向控制可用于無刷直流電機（BLDC），支持步進電機的等步細分控制。

虛擬FIFO

流緩沖控制器IP核為FPGA而優化，并實現了一個多功能的流到內存映射DMA橋，最多有16個獨立的流。IP核允許外部內存設備中的數據緩沖，以提供高達4兆字節內存大小的虛擬FIFO能力。它為每個寫和讀數據流提供了一個AMBA AXI4-Stream接口。一個公共內存映射主接口（AXI4或Avalon）可用于訪問外部內存設備。

IP核高度可配置，如每個流的操作模式、緩沖區大小和緩沖區地址。配置是通過內存映射的從接口完成的，可以通過嵌入式CPU、FPGA管理程序或VHDL中的特定的應用程序流配置控制器完成。